運用 IP子系統(tǒng)將設(shè)計提升到全新的高度

Oct13 IP子系統(tǒng)集成了多達80個不同的IP 核、軟件驅(qū)動程序、設(shè)計實例和測試平臺，可大幅提高生產(chǎn)力

賽靈思發(fā)布 Vivado Design Suite2015.3版本。這一新版本通過支持設(shè)計團隊利用最新針對市場量身定制的即插即用型 IP 子系統(tǒng)在更高的抽象層上工作，使得平臺和系統(tǒng)開發(fā)人員能夠提高生產(chǎn)力并降低開發(fā)成本。新的IP子系統(tǒng)結(jié)合Vivado IP Integrator (IPI) 和Vivado 高層次綜合 (HLS)的增強功能，可實現(xiàn)更大型 IP 構(gòu)建模塊及相關(guān)模塊的復用，從而有助于加快集成和驗證速度，進而大幅提高生產(chǎn)力。

運用 IP子系統(tǒng)將設(shè)計提升到全新的高度

賽靈思的新型LogiCOREIP子系統(tǒng)屬于高度可配置并根據(jù)市場量身定制的構(gòu)建模塊，其集成了多達80個不同的IP 核、軟件驅(qū)動程序、設(shè)計實例和測試平臺。Vivado Design Suite 2015.3版本還為以太網(wǎng)、PCIe、視頻處理、圖像傳感器處理和OTN開發(fā)提供了新型IP子系統(tǒng)。這些IP子系統(tǒng)采用 ARM AMBA AXI 4互聯(lián)協(xié)議、IEEE P1735加密和IP-XACT 等業(yè)界標準，能與賽靈思及其聯(lián)盟成員提供的 IP 核實現(xiàn)互操作性，并加快集成速度。

“所有這些IP子系統(tǒng)能實現(xiàn)更大型構(gòu)建模塊塊以及所有所需模塊的復用，從而有助于加快集成和驗證速度，進而大幅提升生產(chǎn)力。我們的最新視頻IP子系統(tǒng)的獨特之處在于其完全用C和C++編寫，充分發(fā)揮了 Vivado HLS的作用。我們的內(nèi)部開發(fā)時間只需要大約4個月，而RTL流程則估計需要兩年之久，這意味著團隊的生產(chǎn)力提高6倍之多。我們未來各代技術(shù)將進一步提高生產(chǎn)力。基于C語言的IP復用不僅支持IP 子系統(tǒng)在不同系列之間輕松移植，而且還可支持微架構(gòu)及相關(guān)RTL的自動再優(yōu)化，滿足下一代系統(tǒng)要求并符合芯片特點。”

——Tom Feist，賽靈思公司設(shè)計方法市場營銷高級總監(jiān)

最新高度可配置的視頻處理IP子系統(tǒng)支持4K2K視頻管道，提供全面的視頻支持，包括VDMA、Deinterlacer、Chroma Resampler和Scalar等。子系統(tǒng)充分利用自動生成的 AXI 接口和 Vivado IPI，還能方便地獲得DisplayPort、HDMI和MIPI等接口信號來源并進行同步。

隨著Vivado 2015.3 版本的發(fā)布，設(shè)計人員還能使用增強版 Vivado IP Integrator 工具，充分發(fā)揮最新 IP 子系統(tǒng)的作用。用戶也能充分利用新的仿真流程，一鍵即可設(shè)置所有主要仿真器，并利用改進的版本控制簡化 IP 集成與驗證工作。

供貨情況 Vivado Design Suite 2015.3 版本現(xiàn)已開始供貨 既支持賽靈思7 系列和UltraScale器件，而且還可提供對 UltraScale+ FPGA和MPSoC 的早期試用支持。歡迎下載Vivado Design Suite 2015.3 版本，下載請訪問“閱讀原文”。如欲了解更多信息，歡迎觀看Vivado快速入門視頻，您也可報名參加培訓，充分利用UltraFast設(shè)計方法。