Virtex UltraScale 器件概述

導(dǎo)讀

Virtex UltraScale 器件：業(yè)界首款能夠支持通過(guò) 5 米長(zhǎng)且線速高達(dá) 25 Gb 銅纜線路連接的 FPGA。

賽靈思公司（SDAQ:XLNX）今天宣布其收發(fā)器技術(shù)有了新的突破，將為數(shù)據(jù)中心互聯(lián)帶來(lái)更高的成本效益。賽靈思的Virtex UltraScale器件符合25GE、50GE和100GE銅線及背板IEEE以及相關(guān)規(guī)范要求，并支持?jǐn)?shù)據(jù)中心長(zhǎng)達(dá)5米長(zhǎng)的銅纜連接以及1米長(zhǎng)的背板互聯(lián)。有關(guān)規(guī)范包括IEEE 802.3bj 100GBASE-CR4/KR4、IEEE 802.3by 25GBASE-CR/CR-S/KR/KR-S、25 Gigabit Ethernet Consortium 50GBASE-CR2/KR2等。和選用光纖相比，數(shù)據(jù)中心客戶現(xiàn)在能運(yùn)用nx25G銅纜線路獲得更具成本和功耗優(yōu)化優(yōu)勢(shì)的解決方案，并通過(guò)任何現(xiàn)成的符合規(guī)范的廠商將服務(wù)器連接至機(jī)架頂部交換機(jī)。

賽靈思收發(fā)器具有無(wú)與倫比的信號(hào)質(zhì)量和自動(dòng)適應(yīng)性均衡特性，能確保最高水平的信號(hào)完整性和最快的串行鏈路實(shí)現(xiàn)方案。結(jié)合集成式100G 以太網(wǎng)MAC IP、軟糾錯(cuò)(RS-FEC) IP和ASIC 級(jí)邏輯架構(gòu)，Virtex UltraScale FPGA能提供完整的高性能低時(shí)延以太網(wǎng)解決方案，滿足數(shù)據(jù)中心工作負(fù)載加速要求。

Virtex UltraScale FPGA 已進(jìn)入量產(chǎn)

，賽靈思也是業(yè)界惟一一家符合 25Gb銅線線路和背板規(guī)范要求的FPGA供應(yīng)商。我們致力于幫助數(shù)據(jù)中心客戶采用風(fēng)險(xiǎn)最低、性價(jià)比最高的解決方案。

——Kirk Saba，賽靈思公司 FPGA和SoC產(chǎn)品管理及市場(chǎng)高級(jí)總監(jiān)

關(guān)于賽靈思

賽靈思是 All Programmable FPGA、SoC、MPSoC 和 3D IC 的全球領(lǐng)先供應(yīng)商，獨(dú)特地實(shí)現(xiàn)了兼具軟件定義和硬件最優(yōu)化的各種應(yīng)用，促進(jìn)云技術(shù)、SDN/NFV、視頻/視覺(jué)、工業(yè)物聯(lián)網(wǎng)以及 5G 無(wú)線通信等產(chǎn)業(yè)的發(fā)展。如需了解更多信息，敬請(qǐng)?jiān)L問(wèn)賽靈思中文網(wǎng)站: http://china.xilinx.com/。