PCB走線角度選擇到底該不該90°

現(xiàn)在但凡打開SoC原廠的PCB Layout Guide，都會(huì)提及到高速信號(hào)的走線的拐角角度問題，都會(huì)說高速信號(hào)不要以直角走線，要以45度角走線，并且會(huì)說走圓弧會(huì)比45度拐角更好。

事實(shí)是不是這樣？PCB走線角度該怎樣設(shè)置，是走45度好還是走圓弧好？90度直角走線到底行不行？這是老wu經(jīng)?？匆姀V大 PCB Layout 拉線菌熱議的話題。

大家開始糾結(jié)于pcb走線的拐角角度，也就是近十幾二十年的事情。上世紀(jì)九十年代初，PC界的霸主Intel主導(dǎo)定制了PCI總線技術(shù)。

（當(dāng)時(shí)的老wu很感謝Intel發(fā)布了PCI接口，正是有了PCI總線接口的帶寬提升，包括后來的AGP總線接口，才誕生了像 3DFX VOODOO 巫毒這樣的顯卡，老wu在當(dāng)時(shí)也第一次體驗(yàn)到了古墓麗影 勞拉 的風(fēng)采，還有暴爽的極品飛車2、經(jīng)典的雷神之錘等等，回想起來，正是有了3D游戲等多媒體應(yīng)用的市場(chǎng)需求，才促進(jìn)了PC的技術(shù)的發(fā)展，包括后來的互聯(lián)網(wǎng)及智能手機(jī)的普及。）

似乎從PCI接口開始，我們開始進(jìn)入了一個(gè)“高速”系統(tǒng)設(shè)計(jì)的時(shí)代。

20世紀(jì)90年代以后，正是有了一幫類似老wu這樣的玩家對(duì)3D性能的渴望，使得相應(yīng)的電子設(shè)計(jì)和芯片制造技術(shù)能夠按照摩爾定律往前發(fā)展，由于IC制程的工藝不斷提高，IC的晶體管開關(guān)速度也越來越快，各種總線的時(shí)鐘頻率也越來越快，信號(hào)完整性問題也在不斷的引起大家的研究和重視。比如現(xiàn)在人們對(duì)4K高清家庭影音視頻的需求，HDMI2.0傳輸標(biāo)準(zhǔn)速率已經(jīng)達(dá)到了 18Gbps ?。。?/p>

在我誕生之前，pcb拉線菌應(yīng)該還是比較單純的同學(xué)，把線路拉通，擼順，整潔美觀即可，不用去關(guān)注各種信號(hào)完整性問題。比如下圖所示的 HP 經(jīng)典的 HP3456A 六位半萬用表的電路板所示，大量的90°角走線。

HP3456A 沒有淚滴，幾乎是故意走的直角（某些地方本來一個(gè)斜角走完，它偏要連續(xù)走幾個(gè)直角），絕大多數(shù)地方?jīng)]有鋪銅。

右上角，拐直角不止，線寬還變小了？

直角、搭橋、鋪銅，模擬就真的不能鋪銅嗎？

直角，45度斜線，任意角度斜線，方焊盤，圓焊盤，唯獨(dú)不見淚滴

高速信號(hào)線拐一下90°真的會(huì)懷孕？獅屎是不是這樣的？老wu這里以自己膚淺的擼線姿勢(shì)，跟大家探討一下關(guān)于高頻/高速信號(hào)的走線拐角角度問題。我們從銳角到直角、鈍角、圓弧一直到任意角度走線，看看各種走線拐角角度的優(yōu)缺點(diǎn)。

PCB 能不能以銳角走線

PCB能不能以銳角走線，答案是否定的，先不管以銳角走線會(huì)不會(huì)對(duì)高速信號(hào)傳輸線造成負(fù)面影響，單從PCB DFM方面，就應(yīng)該避免出現(xiàn)銳角走線的情形。

因?yàn)樵赑CB導(dǎo)線相交形成銳角處，會(huì)造成一種叫酸角“acid traps”的問題，啥？酸豆角？好吧，老wu挺喜歡酸豆角拌面，但是這里的pcb上的酸角卻是個(gè)令人討厭的東西。在pcb制板過程中，在pcb線路蝕刻環(huán)節(jié)，在“acid traps”處會(huì)造成pcb線路腐蝕過度，帶來pcb線路虛斷的問題。

雖然，我們可以借助CAM 350 進(jìn)行DFF Audit自動(dòng)檢測(cè)出“acid traps”潛在問題，避免在PCB在制造產(chǎn)生時(shí)產(chǎn)生加工瓶頸，如果PCB板廠工藝人員檢測(cè)到有酸角(acid trap)存在，他們將簡(jiǎn)單地貼一塊銅到這個(gè)縫隙中。

好吧，老wu覺得，很多板廠的工程人員他們其實(shí)并不懂layout的，他們只是從PCB工程加工的角度進(jìn)行了修復(fù)酸角(acid trap)的問題，但這種修復(fù)會(huì)不會(huì)帶來進(jìn)一步的信號(hào)完整性問題便不得而知了，所以我們?cè)趌ayout是就應(yīng)該從源頭去盡量避免產(chǎn)生酸角(acid trap)。

怎樣避免拉線時(shí)出現(xiàn)銳角，造成acid trap DFM 問題？現(xiàn)代的EDA設(shè)計(jì)軟件(如Cadence Allegro、Altium Designer等)都帶有了完善的Layout走線選項(xiàng)，我們?cè)趌ayout走線是，靈活運(yùn)用這些輔助選項(xiàng)，可以極大的避免我們?cè)趌ayout時(shí)產(chǎn)生產(chǎn)生“acid trap”現(xiàn)象

焊盤的出線角度設(shè)置 避免導(dǎo)線與焊盤形成銳角角度的夾角

利用 Cadence Allegro 的 Enhanced Pad Entry 功能能夠讓我們?cè)趌ayout時(shí)盡可能的避免導(dǎo)線與焊盤在出線時(shí)形成夾角，避免造成“acid traps”DFM問題。

避免兩條導(dǎo)線交叉形成銳角夾角

靈活應(yīng)用 Cadence Allegro 布線時(shí)切換 ” toggle “ 選項(xiàng)，可以避免導(dǎo)線拉出T型分支時(shí)形成銳角夾角，避免造成“acid traps”DFM問題。

pcb layout能不能以90°走線

高頻高速信號(hào)傳輸線應(yīng)避免以90°的拐角走線，是各種PCB Design Guide中極力要求的，因?yàn)楦哳l高速信號(hào)傳輸線需要保持特性阻抗一致，而采用90°拐角走線，在傳輸線拐角處，會(huì)改變線寬，90°拐角處線寬約為正常線寬的 1.414倍，由于線寬改變了，就會(huì)造成信號(hào)的反射，同時(shí)，拐角處的額外寄生電容也會(huì)對(duì)信號(hào)的傳輸造成時(shí)延影響。

當(dāng)然，當(dāng)信號(hào)沿著均勻互連線傳播時(shí)，不會(huì)產(chǎn)生反射和傳輸信號(hào)的失真，如果均勻互連線上有一個(gè)90°拐角會(huì)，則會(huì)在拐角處造成pcb傳輸線寬的變化，根據(jù)相關(guān)電磁理論計(jì)算得出，這肯定會(huì)帶來信號(hào)的反射影響。

理論上是這樣，老wu催牛逼時(shí)也會(huì)列舉各種理論，但理論終究是理論，實(shí)際情況90°拐角對(duì)高速信號(hào)傳輸線造成的影響是否是舉足輕重的呢？

打個(gè)比方，比如王失聰同學(xué)（這里的王同學(xué)純屬老wu為了劇情需要虛構(gòu)出來的，肯定沒有哪位親生父親會(huì)為自己的兒子取這樣的名字吧，如有雷同，純屬榮幸，O(∩_∩)O~）帶著他們家的二哈和女票去打火鍋，看到路邊掉了一百塊錢，你說他撿還是不撿？

撿起這一百塊，理論上會(huì)使得王失聰?shù)膫€(gè)人財(cái)富又增長(zhǎng)了一百塊，但是對(duì)于隨便找個(gè)女票啪啪啪刷卡買豪車如買白菜的王同學(xué)來說，可以完全無視，而對(duì)于老wu來說，這可是巨款吶，我一般都會(huì)沖過去假裝系鞋帶的…

所以，90°拐角對(duì)高速信號(hào)傳輸線會(huì)有負(fù)面影響，理論上是一定的，但是這種影響是不是致命的？90°拐角對(duì)于高速數(shù)字信號(hào)和高頻微波信號(hào)傳輸線的影響是不是一樣的？

根據(jù) 這篇論文《right angle corners on printed circuit board traces,time and frequency domain analysis》和 Howard Johnson 的這篇文章《Who’s Afraid of the Big Bad Bend?》及 Eric Bogatin 的著作 《信號(hào)完整性與電源完整性分析(第二版) 》第八章的內(nèi)容，我們可以得出以下結(jié)論：

對(duì)于高速數(shù)字信號(hào)來說，90°拐角對(duì)高速信號(hào)傳輸線會(huì)造成一定的影響，對(duì)于我們現(xiàn)在高密高速pcb來說，一般走線寬度為4-5mil，一個(gè)90°拐角的電容量大約為10fF，經(jīng)測(cè)算，此電容引起的時(shí)延累加大約為0.25ps，所以，5mil線寬的導(dǎo)線上的90°拐角并不會(huì)對(duì)現(xiàn)在的高速數(shù)字信號(hào)（100-psec上升沿時(shí)間）造成很大影響。

而對(duì)于高頻信號(hào)傳輸線來說，為了避免集膚效應(yīng)（Skin effect）造成的信號(hào)損壞，通常會(huì)采用寬一點(diǎn)的信號(hào)傳輸線，例如50Ω阻抗，100mil線寬，這90°拐角處的線寬約為141mil，寄生電容造成的信號(hào)延時(shí)大約為25ps，此時(shí)，90°拐角將會(huì)造成非常嚴(yán)重的影響。

同時(shí)，微波傳輸線總是希望能盡量降低信號(hào)的損耗，90°拐角處的阻抗不連續(xù)和而外的寄生電容會(huì)引起高頻信號(hào)的相位和振幅誤差、輸入與輸出的失配,以及可能存在的寄生耦合,進(jìn)而導(dǎo)致電路性能的惡化,影響 PCB 電路信號(hào)的傳輸特性。

關(guān)于90°信號(hào)走線，老wu自己的觀點(diǎn)是，盡量避免以90°走線，納尼？前面不是說90°拐角對(duì)高速數(shù)字信號(hào)的影響可以忽略嗎？

當(dāng)然，前面寫的那些是為了湊字?jǐn)?shù)的，O(∩_∩)O~，單個(gè)90°拐角對(duì)高速數(shù)字傳輸線所帶來的信號(hào)質(zhì)量影響，相對(duì)于導(dǎo)線與參考平面高度的偏差，導(dǎo)線自身蝕刻過程中線寬線距均勻性的變化偏差，板材介電常數(shù)對(duì)頻率信號(hào)的變化，甚至過孔寄生參數(shù)所帶來的影響都要比90°拐角所帶來的問題大得多。

但是如今的高速數(shù)字電路傳輸線總避免不了要繞等長(zhǎng)的，十幾二十個(gè)拐角疊加起來，這90°拐角所累計(jì)疊加起來的影響造成的信號(hào)上升延時(shí)將變得不可忽略。高速信號(hào)總是沿著阻抗最小的路徑傳輸，以90°拐角繞等長(zhǎng)，最終的實(shí)際信號(hào)傳輸路徑會(huì)比原來的要略短一些。

而且現(xiàn)在的高速數(shù)字信號(hào)傳輸速率正在變得越來越高，目前的HDMI2.0標(biāo)準(zhǔn)，傳輸帶寬速率已經(jīng)達(dá)到了18Gbps，90°拐角走線將不再符合要求，而且現(xiàn)在都21世紀(jì)了，現(xiàn)在的EDA軟件即便是那些免費(fèi)使用的，對(duì)45°走線都已經(jīng)支持的很好了。

同時(shí)，以90°拐角走線，以工程美學(xué)來說，也不太符合人們的審美觀。所以，對(duì)于現(xiàn)在的layout來說，不論你是不是走的高頻/高速信號(hào)線，我們都要盡量避免以90°拐角進(jìn)行走線，除非有特殊的要求。

對(duì)于大電流走線，有時(shí)我們會(huì)以鋪銅銅皮替換走線的方式布線，在鋪銅的拐角處，也需要以兩個(gè)45°拐角替換90°拐角，這樣不僅美觀，而且不會(huì)存在EMI隱患。

以45°走線

除了射頻信號(hào)和其他有特殊要求的信號(hào)，我們PCB上的走線應(yīng)該優(yōu)選以45°走線。要注意一點(diǎn)的是，45°角走線繞等長(zhǎng)時(shí)，拐角處的走線長(zhǎng)度要至少為1.5倍線寬，繞等長(zhǎng)的線與線之間的間距要至少4倍線寬的距離。

由于高速信號(hào)線總是沿著阻抗最低的路徑傳輸，如果繞等長(zhǎng)的線間距太近，由于線間的寄生電容，高速信號(hào)走了捷徑，就會(huì)出現(xiàn)等長(zhǎng)不準(zhǔn)的情況?，F(xiàn)代的EDA軟件的繞線規(guī)則都可以很方便的設(shè)置相關(guān)的繞線規(guī)則。

以 arc 弧形走線

如果不是技術(shù)規(guī)范明確要求要以弧形走線，或者是rf微波傳輸線，老wu個(gè)人覺得，沒有必要去走弧形線，因?yàn)楦咚俑呙芏萷cb的layout，大量的弧形線后期修線非常麻煩，而且大量的弧形走線也比較費(fèi)空間。

對(duì)于類似USB3.1或HDMI2.0這樣的高速差分信號(hào)，老wu認(rèn)為還是可以走下圓弧線裝下逼的，O(∩_∩)O~

當(dāng)然，對(duì)于RF微波信號(hào)傳輸線，還是優(yōu)先走圓弧線，甚至是要走“采用 45° 外斜切”線走線

下圖為射頻信號(hào)傳輸線圓弧走線與45度角走線發(fā)射功率實(shí)測(cè)的對(duì)比結(jié)果，獅屎可以證明，高頻信號(hào)圓弧走線的確由于45°角走線。

以任意角度走線

隨著4G/5G無線通訊技術(shù)的發(fā)展和電子產(chǎn)品的不斷升級(jí)換代，目前PCB數(shù)據(jù)接口傳輸速率已高達(dá)10Gbps或25Gbps以上，且信號(hào)傳輸速率還在不斷的朝著高速化方向發(fā)展。隨著信號(hào)傳輸?shù)母咚倩⒏哳l化發(fā)展，對(duì)PCB阻抗控制和信號(hào)完整性提出了更高的要求。

對(duì)于PCB板上傳輸?shù)臄?shù)字信號(hào)來說，電子工業(yè)界應(yīng)用的包括FR4在內(nèi)的許多電介質(zhì)材料，在低速低頻傳輸時(shí)一直被認(rèn)為是均勻的。

但當(dāng)系統(tǒng)總線上電子信號(hào)速率達(dá)到Gbps級(jí)別時(shí)，這種均勻性假設(shè)不再成立，此時(shí)交織在環(huán)氧樹脂基材中的玻璃纖維束之間的間隙引起的介質(zhì)層相對(duì)介電常數(shù)的局部變化將不可忽視，介電常數(shù)的局部擾動(dòng)將使線路的時(shí)延和特征阻抗與空間相關(guān)，從而影響高速信號(hào)的傳輸。

基于FR4測(cè)試基板的測(cè)試數(shù)據(jù)表明，由于微帶線與玻纖束相對(duì)位置差異，導(dǎo)致測(cè)量所得的傳輸線有效介電常數(shù)波動(dòng)較大，最大、最小值之差最大可以達(dá)到△εr=0.4。盡管這些空間擾動(dòng)看上去較小，它會(huì)嚴(yán)重影響數(shù)據(jù)速度為5-10Gbps的差分傳輸線。

在一些高速設(shè)計(jì)項(xiàng)目中，為了應(yīng)對(duì)玻纖效應(yīng)對(duì)高速信號(hào)的影響，我們可以采用zig-zag routing布線技術(shù)以減緩玻纖效應(yīng)的影響。

Cadence Allegro PCB Editor 16.6-2015 及后續(xù)版本帶來了對(duì)zig-zag布線模式的支持。

在 Cadence Allegro PCB Editor 16.6-2015 菜單中選擇”Route -> Unsupported Prototype -> Fiber Weave Effect” 打開zig-zag routing功能。

所以，不存在一成不變的pcb layout規(guī)則，隨著pcb制造工藝的提升和數(shù)據(jù)傳輸速率的提高，有可能現(xiàn)在正確的規(guī)則在將來將變得不再適用。所以最為一枚合格的拉線菌，一定要與時(shí)俱進(jìn)，掌握產(chǎn)業(yè)技術(shù)方向的發(fā)展，才能不被大浪淘沙所淘汰。