0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

解決晶圓級(jí)封裝難題的新方案

h1654155971.8456 ? 來(lái)源:YXQ ? 2019-04-17 14:28 ? 次閱讀

如今,人們對(duì)先進(jìn)封裝所面臨的挑戰(zhàn)已充分了解。然而,在薄化的器件芯片被封裝之前,就在晶圓級(jí)克服這些挑戰(zhàn)可以進(jìn)一步增加價(jià)值和性能,同時(shí)降低擁有成本。

這些新材料已展示出超越其他現(xiàn)有解決方案的更出色性能,我們將結(jié)合示例,探討受益于使用經(jīng)新技術(shù)制造的芯片的應(yīng)用。

概述

更好的系統(tǒng)性能和功能、更低的功耗以及更小的外形尺寸是驅(qū)動(dòng)當(dāng)今封裝技術(shù)需要的主要因素。

廣泛用于大規(guī)模生產(chǎn)的晶圓級(jí)封裝 (WLP) 技術(shù)目前主要用于制造消費(fèi)類(lèi)產(chǎn)品,如智能手機(jī)、平板電腦和其他手持設(shè)備等。

許多封裝平臺(tái)正在部署,以便能夠?qū)崿F(xiàn)更高性能的封裝、更低的成本、更小的外形尺寸,以及更高級(jí)別的集成。

晶圓級(jí)芯片尺寸封裝 (WLCSP) 因其成本性能比和無(wú)襯底封裝而具吸引力,但卻受到芯片尺寸的限制。

另一種替代方案,扇出型晶圓級(jí)封裝 (FOWLP) 技術(shù)正在研發(fā)和應(yīng)用,因?yàn)樗试S通過(guò)“扇出”與外部襯墊互連來(lái)增加 I/O 密度。最終使其具有更小的外形尺寸和更低的功耗。

異構(gòu)集成的半導(dǎo)體封裝技術(shù),如系統(tǒng)級(jí)封裝 (SIP) 和堆疊封裝 (PoP) 基礎(chǔ)結(jié)構(gòu),由于日益復(fù)雜的集成而面臨著重大挑戰(zhàn)。

晶圓級(jí)封裝挑戰(zhàn)

對(duì)于許多此類(lèi)技術(shù)來(lái)說(shuō),薄化器件的襯底處理是制造流程中的一個(gè)主要挑戰(zhàn)。

硅晶片薄化至 <50 微米 (μm),或使用一個(gè) RDL-first流程創(chuàng)建的重分布層 (RDL) 需非常小心且制造成本很昂貴。

處理過(guò)程要求使用通過(guò)臨時(shí)鍵合和解鍵合 (TBDB) 技術(shù)處理支撐襯底,以方便構(gòu)建復(fù)雜的封裝基礎(chǔ)機(jī)構(gòu)【1】。

使用熱塑性聚合物制造的臨時(shí)鍵合材料通常用于 TB/DB 工藝。

當(dāng)與載體襯底一起使用時(shí),它們能夠提供熱機(jī)械穩(wěn)定性,并使薄型器件襯底更易于處理。

然而,在更高的溫度下,這些材料表現(xiàn)得更像液體,隨著熔體粘度的降低,機(jī)械穩(wěn)定性也逐漸消失,材料軟化,從而降低了鍵合層的穩(wěn)定性。

器件晶圓可能發(fā)生變形和分層,導(dǎo)致下游工藝出現(xiàn)問(wèn)題【2】。

現(xiàn)在我們已經(jīng)對(duì)先進(jìn)封裝目前所面臨的一些挑戰(zhàn)進(jìn)行了高層次的研究,接下來(lái),我們將更深入地探索其中的一些技術(shù)。

第 II 部分將研究chip-first和chip-last工藝程流之間的區(qū)別,以及為什么后者更受關(guān)注和歡迎。

Chip-First或Chip-Last流程

兩類(lèi)主要的扇出型晶圓級(jí)封裝 (FOWLP) 技術(shù)是chip-first和chip-last工藝,又稱(chēng) RDL-first。

chip-first和chip-last工藝流程都需要高溫和高真空工藝來(lái)創(chuàng)建重分布層 (RDL)。

當(dāng)今的 FOWLP 工藝所需的材料需要能夠承受高溫和惡劣的化學(xué)環(huán)境,同時(shí)保持對(duì)器件襯底的機(jī)械支持。

對(duì)于chip-first工藝來(lái)說(shuō),在熱壓過(guò)程中,先將單一芯片放置在用臨時(shí)鍵合材料或熱釋放膠帶 (TRT) 處理過(guò)的襯底上,然后再用環(huán)氧樹(shù)脂成型化合物 (EMC) 包覆成型并固化。

高溫電介質(zhì)處理會(huì)產(chǎn)生應(yīng)力并導(dǎo)致載體晶圓與 EMC 之間產(chǎn)生翹曲。

在 EMC 工藝流程中,由于襯底翹曲和鍵合材料軟化導(dǎo)致的芯片移動(dòng)和偏離會(huì)造成 RDL 與嵌入芯片的錯(cuò)位【1】。

晶圓在晶圓廠加工完畢后,芯片就會(huì)被切成小塊。然后,通過(guò)取放系統(tǒng)將芯片放置在基于環(huán)氧樹(shù)脂模塑料上的新的 200 毫米或 300 毫米圓晶圓上。

封裝工藝在這個(gè)新的晶圓上進(jìn)行,切割芯片,以便獲得在扇出型封裝中的芯片。

盡管chip-first封裝在過(guò)去 10 年里一直用于生產(chǎn),但這一工藝也存在一些挑戰(zhàn)。

在工藝流程中,晶圓可能會(huì)發(fā)生翹曲,嵌入的芯片可能會(huì)發(fā)生位移,從而導(dǎo)致良率下降。

另一方面,Chip-last/RDL-first還沒(méi)有得到廣泛應(yīng)用,但是人們對(duì)這種方法的興趣正在增加,因?yàn)樗褂昧伺cchip-first非常不同的工藝。

RDL-first對(duì)于希望從chip-first FOWLP 過(guò)渡到尚未準(zhǔn)備好應(yīng)對(duì) 2.5D/3D 封裝的芯片制造商來(lái)說(shuō),是一種理想的工藝。

在 RDL-first工藝流程中,玻璃載體晶圓被涂上可去除的激光脫模材料,而 RDL 將在此基礎(chǔ)上構(gòu)建。

激光脫模材料需要具有良好的熱穩(wěn)定性、機(jī)械穩(wěn)定性和化學(xué)穩(wěn)定性,才能經(jīng)受住薄化、背面介質(zhì)和沉淀這幾道工藝。

首先構(gòu)建 RDL,然后安裝芯片。在該流程中,RDL 結(jié)構(gòu)既可以進(jìn)行電子測(cè)試,也可以進(jìn)行目視檢查,以確定良率損失,從而避免將好的芯片放置在不好的位置。該流程特別適合于良率至關(guān)重要的大型 I/O 芯片。

為了確保 FOWLP 成功,無(wú)論采用chip-first還是 RDL-first方法,使用合適的鍵合材料來(lái)確保重組晶圓的穩(wěn)定性和均勻性則至關(guān)重要。Brewer Science 已經(jīng)為此研制了一系列材料。

BrewerBOND?T1100和BrewerBOND?C1300系列材料代表了新一代鍵合系統(tǒng),能夠提供更高的產(chǎn)量和熱穩(wěn)定性。

這些材料在較高的工藝溫度下提供了更好的機(jī)械穩(wěn)定性、良好的化學(xué)耐受性,不管是晶圓級(jí)或面板級(jí)工藝,都能在室溫下進(jìn)行鍵合和解鍵合。

較低的總厚度變化 (TTV) 加上該系統(tǒng)機(jī)械強(qiáng)度的增加,可使超薄背面晶圓進(jìn)行薄化,實(shí)現(xiàn)研磨后晶圓厚度小于50μm。

BrewerBUILD? 材料是單層高吸收材料,可用于 RDL 的構(gòu)建和組裝,并專(zhuān)為激光燒蝕工藝而設(shè)計(jì)。

這些材料增加了 308 nm 至 355 nm 波長(zhǎng)的吸光度,并在激光燒蝕工藝中為器件晶圓提供保護(hù)。

除了在激光燒蝕工藝中提高性能之外,新一代材料還具有較強(qiáng)的耐溶劑性,對(duì)多種材料的附著力高,并且燒蝕后具很好的溶劑清洗效果【2】。

用于FOWLP工藝的材料

本部分,我們將進(jìn)一步探討在上文中介紹的用于扇出型晶圓級(jí)封裝 (FOWLP)的BrewerScience的BrewerBOND? T1100和BrewerBOND? C1300系列材料。

該系統(tǒng)由一種應(yīng)用于玻璃載體晶圓的低 Tg 熱固性材料組成,然后鍵合至器件晶圓上,而器件晶圓上已經(jīng)涂有相應(yīng)的高 Tg 鍵合材料。

在室溫下鍵合之后,鍵合對(duì)既可以暴露在紫外線 (UV) 下,也可以在熱板上烘烤以固化熱固性材料

圖 1:典型工藝流程

當(dāng)在 350°C 溫度下處理時(shí),BrewerBOND?T1100 系列材料仍然可溶于溶劑,且在 300°C 以下幾乎沒(méi)有熔體流動(dòng)。

涂層后,這種材料可以高度適形,甚至可以薄涂一層來(lái)覆蓋嚴(yán)重不平的表面。

圖 2 是使用掃描電子顯微鏡 (SEM),在 80-μm 焊料隆起焊盤(pán)上加工的 BrewerBOND?T1100 系列材料的 2.15-μm 薄膜的橫截面。

圖 2:BrewerBOND? T1100 材料的保形涂敷

BrewerBOND? C1300 系列材料擁有較高的熔態(tài)流動(dòng)性(低 Tg),在固化前為液體的形態(tài)。

這樣能夠無(wú)需施壓就能在室溫下與 BrewerBOND?T1100 系列材料鍵合。鍵合后,這種材料需要一個(gè)固化過(guò)程來(lái)形成鍵合層。這一特性使得該系統(tǒng)即使在高溫下也具有較高的機(jī)械強(qiáng)度(表 1)。

表 1:材料屬性

電介質(zhì)處理、金屬沉淀和金屬退火是需要使用高溫的工藝。

這些新一代 BrewerBOND? 材料能夠維持鍵合層的完整性,不會(huì)分解、釋氣或回流。

這些材料在 350°C 下加熱三個(gè)小時(shí)后,在氮?dú)庵羞M(jìn)行的等溫?zé)嶂胤治?(TGA) 顯示,其重量損失不到 6%。

在 FOWLP 技術(shù)中,材料對(duì)有機(jī)和無(wú)機(jī)襯底以及金屬層的附著也是必要的。

如圖 3 所示,新型鍵合材料對(duì)銅板和環(huán)氧樹(shù)脂成型化合物 (EMC) 均展示出良好的附著性。

圖 3:鍵合材料上的銅沉淀:(A) 材料附著性差,顯示有缺陷;(B)材料附著性好,無(wú)缺陷。

在鍵合過(guò)程中,BrewerBOND?T1100 系列材料連同 BrewerBOND?C1300 系列材料都顯示出對(duì)常見(jiàn)的下游濕化學(xué)工藝的耐受性。

工藝完成后,載體襯底可以通過(guò)機(jī)械釋放或激光燒蝕技術(shù)從薄化的器件上移除。

這兩種工藝均可在室溫下完成,且都是輕力技術(shù),可與薄化襯底一起使用。

當(dāng)使用激光燒蝕工藝時(shí),BrewerBOND?T1100 系列材料吸收激光燒蝕過(guò)程中用于在 308 nm 和 355 nm 解鍵合時(shí)的能量,從而防止激光直接損傷器件晶圓。

解鍵合完成后,可以使用溶劑或氧等離子體蝕刻工藝從器件襯底上去除 BrewerBOND?T1100 系列材料。

可以使用 Dynaloy 出售的 Dynasolve? 220 清潔劑材料,從載體襯底上去除 BrewerBOND? C1300 系列材料。

總結(jié)

Brewer Science公司正在研發(fā)新型臨時(shí)鍵合材料和工藝,為 FOWLP 技術(shù)的發(fā)展鋪平道路。

當(dāng)作為一個(gè)系統(tǒng)使用時(shí),這些材料能夠改善在高真空和高溫下加工的薄化、鍵合晶圓的機(jī)械穩(wěn)定性。

耐化學(xué)性與室溫鍵合和解鍵合技術(shù)相結(jié)合,在降低擁有成本的同時(shí),提供了附加價(jià)值并提高了性能。

對(duì)于 RDL-first工藝,Brewer Science 最近推出了用于構(gòu)建和裝配的 BrewerBUILD? 材料,它可以成為熱釋放膠帶的優(yōu)選替代品。

這些新材料促進(jìn)了低能量激光解鍵合工藝,為擁有低碳?xì)埩舻钠骷A提供了更好的保護(hù)。

Brewer Science公司 將通過(guò)提供新一代材料來(lái)支持 FOWLP 技術(shù),從而繼續(xù)推進(jìn)晶圓級(jí)封裝 (WLP) 技術(shù)的發(fā)展。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4923

    瀏覽量

    128079
  • 封裝
    +關(guān)注

    關(guān)注

    126

    文章

    7935

    瀏覽量

    143069

原文標(biāo)題:解決晶圓級(jí)封裝難題的新方案

文章出處:【微信號(hào):eda365wx,微信公眾號(hào):EDA365電子論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    什么是微凸點(diǎn)封裝

    微凸點(diǎn)封裝,更常見(jiàn)的表述是微凸點(diǎn)技術(shù)或
    的頭像 發(fā)表于 12-11 13:21 ?181次閱讀

    一文了解級(jí)封裝中的垂直互連結(jié)構(gòu)

    了更高的要求。以當(dāng)下熱門(mén)的級(jí)封裝為切入點(diǎn),重點(diǎn)闡述并總結(jié)目前在
    的頭像 發(fā)表于 11-24 11:47 ?441次閱讀
    一文了解<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級(jí)</b><b class='flag-5'>封裝</b>中的垂直互連結(jié)構(gòu)

    利用全息技術(shù)在硅內(nèi)部制造納米結(jié)構(gòu)的新方

    本文介紹了一種利用全息技術(shù)在硅內(nèi)部制造納米結(jié)構(gòu)的新方法。 研究人員提出了一種在硅內(nèi)部制造納米結(jié)構(gòu)的
    的頭像 發(fā)表于 11-18 11:45 ?314次閱讀

    面向汽車(chē)T-BOX與域控制器的HIL測(cè)試新方案

    電子發(fā)燒友網(wǎng)站提供《面向汽車(chē)T-BOX與域控制器的HIL測(cè)試新方案.pdf》資料免費(fèi)下載
    發(fā)表于 10-28 10:55 ?2次下載

    中興通訊展示創(chuàng)新方案與實(shí)踐成果

    2024 MWC 上海在上海新國(guó)際博覽中心正式召開(kāi),中興通訊以“未來(lái)進(jìn)行時(shí)”為主題全面呈現(xiàn)在連接、算力、產(chǎn)業(yè)數(shù)字化、終端等方面的創(chuàng)新方案與實(shí)踐成果。
    的頭像 發(fā)表于 10-15 10:15 ?543次閱讀

    詳解不同級(jí)封裝的工藝流程

    在本系列第七篇文章中,介紹了級(jí)封裝的基本流程。本篇文章將側(cè)重介紹不同
    的頭像 發(fā)表于 08-21 15:10 ?1710次閱讀
    詳解不同<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級(jí)</b><b class='flag-5'>封裝</b>的工藝流程

    扇入型和扇出型級(jí)封裝的區(qū)別

    級(jí)封裝是一種先進(jìn)的半導(dǎo)體封裝技術(shù),被廣泛應(yīng)用在存儲(chǔ)器、傳感器、電源管理等對(duì)尺寸和成本要求較高的領(lǐng)域中。在這些領(lǐng)域中,這種技術(shù)能夠滿足現(xiàn)代
    的頭像 發(fā)表于 07-19 17:56 ?1697次閱讀

    臺(tái)積電研發(fā)芯片封裝新技術(shù):從級(jí)到面板級(jí)的革新

    在半導(dǎo)體制造領(lǐng)域,臺(tái)積電一直是技術(shù)革新的引領(lǐng)者。近日,有知情人士透露,這家全球知名的芯片制造商正在積極探索一種全新的芯片封裝技術(shù),即從傳統(tǒng)的級(jí)
    的頭像 發(fā)表于 06-22 14:31 ?1402次閱讀

    中科智芯級(jí)先進(jìn)封裝項(xiàng)目和中電芯(香港)科技泛半導(dǎo)體項(xiàng)目簽約杭紹臨空示范區(qū)

    6月8日,2024柯橋發(fā)展大會(huì)暨重大招商項(xiàng)目集中簽約儀式舉行。其中,杭紹臨空示范區(qū)4個(gè)項(xiàng)目簽約,包括中科智芯級(jí)先進(jìn)封裝項(xiàng)目、新能源及車(chē)規(guī)級(jí)
    的頭像 發(fā)表于 06-13 17:33 ?495次閱讀
    中科智芯<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級(jí)</b>先進(jìn)<b class='flag-5'>封裝</b>項(xiàng)目和中電芯(香港)科技泛半導(dǎo)體項(xiàng)目簽約杭紹臨空示范區(qū)

    英特爾二季度酷睿 Ultra供應(yīng)受限,級(jí)封裝為瓶頸

    然而,英特爾目前面臨的問(wèn)題在于,后端級(jí)封裝環(huán)節(jié)的供應(yīng)瓶頸。
    的頭像 發(fā)表于 04-29 11:39 ?461次閱讀

    封裝技術(shù)新篇章:焊線、級(jí)、系統(tǒng)級(jí),你了解多少?

    隨著微電子技術(shù)的飛速發(fā)展,集成電路(IC)封裝技術(shù)也在不斷進(jìn)步,以適應(yīng)更小、更快、更高效的電子系統(tǒng)需求。焊線封裝、級(jí)
    的頭像 發(fā)表于 04-07 09:46 ?2123次閱讀
    <b class='flag-5'>封裝</b>技術(shù)新篇章:焊線、<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級(jí)</b>、系統(tǒng)<b class='flag-5'>級(jí)</b>,你了解多少?

    一文看懂級(jí)封裝

    共讀好書(shū) 在本文中,我們將重點(diǎn)介紹半導(dǎo)體封裝的另一種主要方法——級(jí)封裝(WLP)。本文將探討
    的頭像 發(fā)表于 03-05 08:42 ?1398次閱讀
    一文看懂<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級(jí)</b><b class='flag-5'>封裝</b>

    不同材料在級(jí)封裝中的作用

    共讀好書(shū) 本篇文章將探討用于級(jí)封裝(WLP)的各項(xiàng)材料,從光刻膠中的樹(shù)脂,到承載系統(tǒng)(W
    的頭像 發(fā)表于 02-18 18:16 ?1005次閱讀
    不同材料在<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級(jí)</b><b class='flag-5'>封裝</b>中的作用

    級(jí)封裝的五項(xiàng)基本工藝

    在本文中,我們將重點(diǎn)介紹半導(dǎo)體封裝的另一種主要方法——級(jí)封裝(WLP)。本文將探討
    發(fā)表于 01-24 09:39 ?1965次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級(jí)</b><b class='flag-5'>封裝</b>的五項(xiàng)基本工藝

    芯片制造全流程:從加工到封裝測(cè)試的深度解析

    傳統(tǒng)封裝需要將每個(gè)芯片都從中切割出來(lái)并放入模具中。級(jí)
    發(fā)表于 01-12 09:29 ?3401次閱讀
    芯片制造全流程:從<b class='flag-5'>晶</b><b class='flag-5'>圓</b>加工到<b class='flag-5'>封裝</b>測(cè)試的深度解析