英特爾推出全新產(chǎn)品家族 加速面向未來(lái)的解決方案

最新資訊：

英特爾近日宣布推出全新產(chǎn)品家族——英特爾?Agilex? FPGA。全新現(xiàn)場(chǎng)可編程門(mén)陣列 （FPGA） 家族將提供量身定制的解決方案，以解決嵌入式、網(wǎng)絡(luò)和數(shù)據(jù)中心市場(chǎng)上以數(shù)據(jù)為中心的獨(dú)特業(yè)務(wù)挑戰(zhàn)。

英特爾可編程解決方案事業(yè)部高級(jí)副總裁 Dan McNamara 表示：“快速解決以數(shù)據(jù)為中心的問(wèn)題要求采用敏捷、靈活的解決方案，以高效傳輸、存儲(chǔ)和處理數(shù)據(jù)。英特爾Agilex FPGA 不僅提供定制的連接性和加速功能，還能面向多種工作負(fù)載顯著提升性能和降低功耗1，2?！?/p>

重要意義：

客戶(hù)需要出色的解決方案幫助整合和處理不斷激增的數(shù)據(jù)流量，從而支持邊緣計(jì)算、網(wǎng)絡(luò)、云等新興的數(shù)據(jù)驅(qū)動(dòng)型行業(yè)從容運(yùn)行各種變革性應(yīng)用。無(wú)論是通過(guò)面向低延遲處理的邊緣分析，用于提升性能的虛擬化網(wǎng)絡(luò)功能，還是用于提高效率的數(shù)據(jù)中心加速，英特爾Agilex FPGA 都可以為從邊緣到云的各種應(yīng)用提供定制解決方案。在邊緣、網(wǎng)絡(luò)和云計(jì)算領(lǐng)域，人工智能 （AI） 分析的進(jìn)步可幫助硬件系統(tǒng)適應(yīng)不斷變化的標(biāo)準(zhǔn)、支持各種 AI 工作負(fù)載，并集成多種功能。英特爾Agilex FPGA 可提供所需的靈活性和敏捷性，幫助化解這些挑戰(zhàn)，同時(shí)提升性能和降低功耗1，2。

獨(dú)特性：

英特爾Agilex家族完美地結(jié)合了基于英特爾 10 納米制程技術(shù)構(gòu)建的 FPGA 結(jié)構(gòu)和創(chuàng)新型異構(gòu) 3D SiP技術(shù)，將模擬、內(nèi)存、自定義計(jì)算、自定義 I/O ，英特爾eASIC和FPGA邏輯結(jié)構(gòu)集成到一個(gè)芯片封裝中。利用帶有可復(fù)用 IP 的自定義邏輯連續(xù)體，英特爾可提供從 FPGA 到結(jié)構(gòu)化 ASIC 的遷移路徑。一個(gè) API 提供軟件友好型異構(gòu)編程環(huán)境，支持軟件開(kāi)發(fā)人員輕松發(fā)揮 FPGA 的優(yōu)勢(shì)實(shí)現(xiàn)加速。

英特爾Agilex FPGA 提供多項(xiàng)全新的功能，以幫助加速面向未來(lái)的解決方案。這些創(chuàng)新如下：

Compute Express Link：行業(yè)首款支持 Compute Express Link 的 FPGA，面向未來(lái)英特爾?至強(qiáng)?可擴(kuò)展處理器的高速緩存和內(nèi)存一致性互連結(jié)構(gòu)。

第二代HyperFlex架構(gòu)：相比英特爾? Stratix? 10 FPGA，性能提升高達(dá) 40%，或總功耗2降低 40%。1

DSP 創(chuàng)新：唯一支持硬核 BFLOAT16 和高達(dá) 40 teraflops（FP16）數(shù)字信號(hào)處理 （DSP） 性能的 FPGA。3

第五代外設(shè)組件互連總線(xiàn) （PCIe）：相比 PCIe Gen 4，帶寬更高。

收發(fā)器數(shù)據(jù)速率：支持高達(dá) 112 Gbps 數(shù)據(jù)速率。

高級(jí)內(nèi)存支持：DDR5、HBM、英特爾?傲騰? DC 永久性?xún)?nèi)存支持。

更多背景信息：敬請(qǐng)點(diǎn)擊網(wǎng)址、白皮書(shū)、Dan McNamara 博客鏈接

附屬細(xì)則：

結(jié)果基于英特爾內(nèi)部分析、架構(gòu)模擬和建模評(píng)估或模擬得出，僅供參考。系統(tǒng)硬件、軟件或配置的任何不同都可能影響實(shí)際性能。

*文中涉及的其他名稱(chēng)及商標(biāo)屬于各自所有者資產(chǎn)。

更多信息敬請(qǐng)登陸。英特爾并不控制或?qū)徍吮疚臋n引用的第三方基準(zhǔn)數(shù)據(jù)或網(wǎng)站。您應(yīng)訪(fǎng)問(wèn)引用的網(wǎng)站，確認(rèn)參考資料準(zhǔn)確無(wú)誤。

所描述的降低成本方案僅用作示例，表明某些基于英特爾的產(chǎn)品在特定環(huán)境和配置下會(huì)如何影響未來(lái)的成本，并節(jié)約成本。環(huán)境各不相同。英特爾不保證任何成本和成本的節(jié)約。

更多關(guān)于英特爾Agilex性能、功耗和軟件支持?jǐn)?shù)據(jù)的詳情：

1 相比英特爾 Stratix 10 FPGA，性能提升高達(dá) 40%

數(shù)據(jù)來(lái)源于對(duì)示例設(shè)計(jì)套件的性能指標(biāo)評(píng)測(cè)，對(duì)比了使用英特爾 Quartus Prime 軟件的英特爾 Stratix 10 設(shè)備和英特爾Agilex設(shè)備分別實(shí)現(xiàn)的最大時(shí)鐘速度 （Fmax）。根據(jù) 2019 年 2 月的測(cè)試，平均而言，相比以 Stratix 10 設(shè)備的最常見(jiàn)速度等級(jí)（-2 速度等級(jí)）運(yùn)行的設(shè)計(jì)，以英特爾Agilex FPGA 的最快速度等級(jí)運(yùn)行的設(shè)計(jì)在Fmax方面提升了 40%。

2 相比英特爾 Stratix 10 FPGA，總功耗降低高達(dá) 40%

數(shù)據(jù)來(lái)源于對(duì)示例設(shè)計(jì)套件的性能指標(biāo)評(píng)測(cè)，對(duì)比在英特爾 Stratix 10 FPGA 中運(yùn)行的設(shè)計(jì)的預(yù)估總功耗和在英特爾Agilex FPGA 中運(yùn)行的設(shè)計(jì)的總功耗。測(cè)試于 2019 年 2 月進(jìn)行，英特爾 Stratix 10 FPGA 設(shè)計(jì)的功耗預(yù)估基于英特爾 Stratix 10 早期功耗估算器得出；英特爾Agilex FPGA 設(shè)計(jì)的功耗預(yù)估基于英特爾內(nèi)部分析和架構(gòu)模擬與建模得出。

3 高達(dá) 40 TFLOP DSP 性能（FP16 配置）

每個(gè)英特爾Agilex DSP 模塊每次時(shí)鐘循環(huán)執(zhí)行兩次 FP16 浮點(diǎn)運(yùn)算 （FLOP）。FP16 配置下的總 FLOP 是通過(guò)將單個(gè)英特爾Agilex FPGA 中所提供的 DSP 模塊最大數(shù)目乘以該模塊指定的最大時(shí)鐘頻率的2倍得出。