傳輸線阻抗的由來以及意義

在計(jì)算阻抗之前，我想很有必要理解這兒阻抗的意義

傳輸線阻抗的由來以及意義

傳輸線阻抗是從電報(bào)方程推導(dǎo)出來（具體可以查詢微波理論）

如下圖，其為平行雙導(dǎo)線的分布參數(shù)等效電路：

從此圖可以推導(dǎo)出電報(bào)方程

取傳輸線上的電壓電流的正弦形式

得

推出通解

定義出特性阻抗

無耗線下r=0， g=0 得

注意，此特性阻抗和波阻抗的概念上的差異（具體查看平面波的波阻抗定義）

特性阻抗與波阻抗之間關(guān)系可從?此關(guān)系式推出。

Ok，理解特性阻抗理論上是怎么回事情，看看實(shí)際上的意義，當(dāng)電壓電流在傳輸線傳播的時(shí)候，如果特性阻抗不一致所求出的電報(bào)方程的解不一致，就造成所謂 的反射現(xiàn)象等等。在信號(hào)完整性領(lǐng)域里，比如反射，串?dāng)_，電源平面切割等問題都可以歸類為阻抗不連續(xù)問題，因此匹配的重要性在此展現(xiàn)出來。

疊層（stackup）的定義

我們來看如下一種stackup，主板常用的8 層板（4 層power/ground 以及4 層走線層，sggssggs，分別定義為L1， L2…L8）因此要計(jì)算的阻抗為L1，L4，L5，L8

下面熟悉下在疊層里面的一些基本概念，和廠家打交道經(jīng)常會(huì)使用的Oz 的概念

Oz 本來是重量的單位Oz（盎司 ）=28.3 g（克）

在疊層里面是這么定義的，在一平方英尺的面積上鋪一盎司的銅的厚度為1Oz，對(duì)應(yīng)的單位如下

介電常數(shù)（DK）的概念

電容器極板間有電介質(zhì)存在時(shí)的電容量Cx 與同樣形狀和尺寸的真空電容量Co之比為介電常數(shù)：

ε = Cx/Co = ε‘-ε“

Prepreg/Core 的概念

pp 是種介質(zhì)材料，由玻璃纖維和環(huán)氧樹脂組成，core 其實(shí)也是pp 類型介質(zhì)，只不過他兩面都覆有銅箔，而pp 沒有。

傳輸線特性阻抗的計(jì)算

首先，我們來看下傳輸線的基本類型，在計(jì)算阻抗的時(shí)候通常有如下類型： 微帶線和帶狀線，對(duì)于他們的區(qū)分，最簡單的理解是，微帶線只有1 個(gè)參考地，而帶狀線有2個(gè)參考地，如下圖所示

對(duì)照上面常用的8 層主板，只有top 和bottom 走線層才是微帶線類型，其他的走線層都是帶狀線類型。

在計(jì)算傳輸線特性阻抗的時(shí)候， 主板阻抗要求基本上是：單線阻抗要求55 或者60Ohm，差分線阻抗要求是70~110Ohm，厚度要求一般是1~2mm，根據(jù)板厚要求來分層得到各厚度高度。

在此假設(shè)板厚為1.6mm，也就是63mil 左右， 單端阻抗要求60Ohm，差分阻抗要求100Ohm，我們假設(shè)以如下的疊層來走線

先來計(jì)算微帶線的特性阻抗，由于top 層和bottom 層對(duì)稱，只需要計(jì)算top 層阻抗就好的，采用polar si6000，對(duì)應(yīng)的計(jì)算圖形如下：

在計(jì)算的時(shí)候注意的是：

1，你所需要的是通過走線阻抗要求來計(jì)算出線寬W（目標(biāo)）

2，各廠家的制程能力不一致，因此計(jì)算方法不一樣，需要和廠家進(jìn)行確認(rèn)

3，表層采用coated microstrip 計(jì)算的原因是，廠家會(huì)有覆綠漆，因而沒用surface microstrip 計(jì)算，但是也有廠家采用surface microstrip 來計(jì)算的，它是經(jīng)過校準(zhǔn)的

4，w1 和w2 不一樣的原因在于pcb 板制造過程中是從上到下而腐蝕，因此腐蝕出來有梯形的感覺（當(dāng)然不完全是）

5，在此沒計(jì)算出精確的60Ohm 阻抗，原因是實(shí)際制程的時(shí)候廠家會(huì)稍微改變參數(shù)，沒必要那么精確，在1，2ohm 范圍之內(nèi)我是覺得沒問題

6，h/t 參數(shù)對(duì)應(yīng)你可以參照疊層來看

再計(jì)算出L5 的特性阻抗如下圖

記得當(dāng)初有各版本對(duì)于stripline 還有symmetrical stripline 的計(jì)算圖，實(shí)際上的差異從字面來理解就是symmetrical stripline 其實(shí)是offset stripline 的特例H1=H2

在計(jì)算差分阻抗的時(shí)候和上面計(jì)算類似，除所需要的通過走線阻抗要求來計(jì)算出線寬的目標(biāo)除線寬還有線距，在此不列出。

選用的圖是

在計(jì)算差分阻抗注意的是：

在滿足DDR2 clock 85Ohm~1394 110Ohm 差分阻抗的同時(shí)又滿足其單端阻抗，因此我通常選擇的是先滿足差分阻抗（很多是電流模式取電壓的）再考慮單端阻抗（通常板廠是不考慮的，實(shí)際做很多板子，問 題確實(shí)不算大，看樣子差分線還是走線同層同via 同間距要求一定要符合）。

特性阻抗公式 (含微帶線,帶狀線的計(jì)算公式)

a.微帶線(microstrip)Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W為線寬，T為走線的銅皮厚度，H為走線到參考平面的距離，Er是PCB板材質(zhì)的介電常數(shù)(dielectric constant)。此公式必須在0.1<(W/H)<2.0及1<(Er)<15的情況才能應(yīng)用。

b.帶狀線(stripline)Z=[60/sqrt(Er)]ln{4H/[0.67π(0.8W+T)]} 其中，H為兩參考平面的距離，并且走線位于兩參考平面的中間。此公式必須在W/H<0.35及T/H<0.25的情況才能應(yīng)用。

差分阻抗的計(jì)算方法及公式

The Differential Impedance Calculator is providedfreeto registered users.Please Register here

Instructions:1. Select the number of substrate layers required.2. You will then be presented with a table representing the suggested stack-up for that type of substrate.3. Modify the variables to examine the effects on the trace Characteristic and Differential Impedance.

Important:The trace separation should not be adjusted to alter the Differential Impedance - trace separation should always be kept to the minimum clearance specified by the PCB vendor.

Note:

1.All dimensions are in MIL (thousands of an inch).

2.The Dielectric Constant of FR4 material may vary by as much as 20% (4.2 to 5.2).

3.The overall Dielectric Thickness (Cu to Cu) should total 62 MIL nominally.

4.Variables unavailable for modification have no significant effect on the impedance of the traces.

5.The default multilayer board stack-ups are taken from Advance Design for SMT, Barry Olney/AMC.

6.The Impedance Calculator uses formulae derived from:

·IPC-D-317 - Design Standard for Electronic Packaging Utilizing High Speed Techniques.

·EMC & the Printed Circuit Board - Montrose.

7.Only Edge Coupled Differential Pairs are considered. No allowance has been made for Broad Side Coupling from adjacent layers. It is good practice to route adjacent layers orthogonal to each other in order to reduce any coupling that may occur.

8. To reduce EMI, high frequency, fast rise time signals should be routed between the reference planes.

All care has been taken to ensure that the results are correct but no responsibility is taken for any errors.

If you prefer to do the calculations yourself - please use the formulae below.

where

W = trace width

T = trace thickness

H = distance to nearest reference plane

Er = dielectric constant

D = trace edge to edge spacing

C=signal layerseparation

B=reference planeseparation

Relative Dielectric Constants of substrate materials

PCB阻抗設(shè)計(jì)詳解

1、前言

隨著科技發(fā)展, 尤其在積體電路的材料之進(jìn)步，使運(yùn)算速度有顯著提升, 促使積體電路走向高密度﹑小體積, 單一零件, 這些都導(dǎo)致今日及未來的印刷電路板走向高頻響應(yīng), 高速率數(shù)位電路之運(yùn)用, 也就是必須控制線路的阻抗﹑低失真﹑低干擾及低串音及消除電磁干擾EMI。阻抗設(shè)計(jì)在PCB設(shè)計(jì)中顯得越來越重要。作為PCB制造前端的制前部，負(fù)責(zé)阻抗的模擬計(jì)算，阻抗條的設(shè)計(jì)?？蛻魧?duì)阻抗控制要求越來越嚴(yán)，而阻抗管控?cái)?shù)目也原來越多，如何快速，準(zhǔn)確地進(jìn)行阻抗設(shè)計(jì)，是制前人員非常關(guān)注的一個(gè)問題。2、阻抗主要類型及影響因素

阻抗（Zo）定義：對(duì)流經(jīng)其中已知頻率之交流電流所產(chǎn)生的總阻力稱為阻抗（Zo）。對(duì)印刷電路板而言，是指在高頻訊號(hào)之下，某一線路層(signal layer)對(duì)其最接近的相關(guān)層(reference plane)總合之阻抗。

2.1 阻抗類型：

(1)特性阻抗在計(jì)算機(jī)﹑無線通信等電子信息產(chǎn)品中, PCB的線路中的傳輸?shù)哪芰? 是一種由電壓與時(shí)間所構(gòu)成的方形波信號(hào)（square wave signal, 稱為脈沖pulse），它所遭遇的阻力則稱為特性阻抗。

(2)差動(dòng)阻抗驅(qū)動(dòng)端輸入極性相反的兩個(gè)同樣信號(hào)波形，分別由兩根差動(dòng)線傳送,在接收端這兩個(gè)差動(dòng)信號(hào)相減。差動(dòng)阻抗就是兩線之間的阻抗Zdiff。

(3)奇模阻抗兩線中一線對(duì)地的阻抗Zoo，兩線阻抗值是一致。

(4)偶模阻抗驅(qū)動(dòng)端輸入極性相同的兩個(gè)同樣信號(hào)波形, 將兩線連在一起時(shí)的阻抗Zcom。

(5)共模阻抗兩線中一線對(duì)地的阻抗Zoe，兩線阻抗值是一致,通常比奇模阻抗大。

其中特性和差動(dòng)為常見阻抗，共模與奇模等很少見。

2.2 影響阻抗的因素：

W-----線寬/線間線寬增加阻抗變小，距離增大阻抗增大；H----絕緣厚度厚度增加阻抗增大；T------銅厚銅厚增加阻抗變?。籋1---綠油厚厚度增加阻抗變??；Er-----介電常數(shù)參考層DK值增大, 阻抗減??；Undercut----W1-Wundercut增加, 阻抗變大。

3、阻抗計(jì)算自動(dòng)化

如今，我們業(yè)界最常用的阻抗計(jì)算工具是Polar公司提供的Si8000 Field Solver，Si8000是全新的邊界元素法場效解計(jì)算器軟件，建立在我們熟悉的早期Polar阻抗設(shè)計(jì)系統(tǒng)易于使用的用戶界面之上。此軟件包含各種阻抗模塊，人員通過選擇特定模塊，輸入線寬，線距，介層厚度，銅厚，Er值等相關(guān)數(shù)據(jù)，可以算出阻抗結(jié)果。一個(gè)PCB阻抗管控?cái)?shù)目少則4，5組，多則幾十組，每一組的管控線寬，介層厚度，銅厚等都不同，如果一個(gè)個(gè)去查數(shù)據(jù)，然后手動(dòng)輸入相關(guān)參數(shù)計(jì)算，非常費(fèi)時(shí)且容易出錯(cuò)。

下面，將介紹如何通過業(yè)界領(lǐng)先的制前設(shè)計(jì)工程軟件解決方案供貨商奧寶科技的InPlan軟件，自動(dòng)地進(jìn)行阻抗設(shè)計(jì)，大幅提高制前工作效率。

奧寶科技的InPlan系統(tǒng)，可與Si8000連接，在以下數(shù)據(jù)庫建立的基礎(chǔ)上，自動(dòng)計(jì)算阻抗：首先，在InPlan建立完整的物料庫，按不同廠商，型號(hào)歸類。建入依廠內(nèi)實(shí)際制程參數(shù)得出的壓合厚度，基板銅厚，PP含膠量等數(shù)據(jù)。

然后，在InPlan里建立算阻抗的規(guī)則Rule，如綠油厚度，Undercut值也可根據(jù)不同的銅厚，阻抗模塊或內(nèi)外層的不同設(shè)定規(guī)則。介電常數(shù)則主要根據(jù)材料種類，阻抗模塊的不同分別寫入公式。阻抗值，阻抗線寬公差也通過InPlan Rule寫入規(guī)則。算阻抗時(shí)，InPlan根據(jù)規(guī)則自動(dòng)帶出相關(guān)的阻抗影響參數(shù)值，算出最優(yōu)化的阻抗結(jié)果。且不管有多少組阻抗，只需點(diǎn)一個(gè)按鈕，幾秒鐘的時(shí)間就可以得出所有結(jié)果。

4、自動(dòng)生成阻抗條

如果客戶沒有自己設(shè)計(jì)阻抗條, 我們就需要自行設(shè)計(jì)阻抗條放于板邊或者折斷邊上(一般情況下阻抗條放于折斷邊需要客戶的同意)。電路板制造商在電路板邊設(shè)計(jì)滿足客戶阻抗控制所有特征及參數(shù)的阻抗條,通過測試阻抗條的阻抗值，反映出電路板達(dá)到客戶阻抗控制要求。要正確測試板內(nèi)阻抗值，關(guān)鍵在于阻抗條的設(shè)計(jì)。

一般PCB廠阻抗條設(shè)計(jì)方式為:MI工程師根據(jù)算出的阻抗結(jié)果填寫阻抗附件表格，如阻抗值，參考層，管控線寬，測試孔，參考層屬性（正負(fù)片）等。

然后，CAM工程師根據(jù)MI提供的阻抗表格，手動(dòng)制作阻抗條，或通過Script，輸入相關(guān)阻抗數(shù)據(jù)，用程式跑阻抗條。一般情況下, 一種阻抗值我們就設(shè)計(jì)一個(gè)阻抗條，制作一個(gè)阻抗條，一般都需10來分鐘，重復(fù)的手動(dòng)數(shù)據(jù)填寫，非常費(fèi)時(shí)，且容易出錯(cuò)。

我們可通過奧寶的InCoupon 功能，將阻抗條的相關(guān)規(guī)則建入系統(tǒng)，可自動(dòng)產(chǎn)生高品質(zhì)阻抗條，直接導(dǎo)入Genesis系統(tǒng)。InCoupon 采用嵌入式發(fā)展架構(gòu)，在半成品層級(jí)時(shí)即能偵測出層板間最理想的鉆孔位置，使現(xiàn)有板層的鉆孔作業(yè)可與 Coupon 線路層之間完全吻合，整合了完整的 CAM 與工程技術(shù)，產(chǎn)生出阻抗量測用的Coupon線路、發(fā)展架構(gòu)與半成品表，并且可對(duì)Coupon 層級(jí)找出最理想的相互連接能力，以智慧型操作精靈取代復(fù)雜、手動(dòng)計(jì)算，可在數(shù)秒間自動(dòng)運(yùn)算出可靠的量測線路Coupon，讓Coupon 的設(shè)計(jì)變成一項(xiàng)簡單且標(biāo)準(zhǔn)的工作。

5、總結(jié)

PCB的競爭越來越激烈，樣品交期越來越短，阻抗設(shè)計(jì)在制前工作中占了很大的比例，如何縮短阻抗制作時(shí)間，做出滿足客戶要求的阻抗匹配，是制前部必需考慮的一個(gè)問題。InPlan和InCoupon的出現(xiàn)，給阻抗設(shè)計(jì)提供了很好的幫助。當(dāng)然，各PCB板廠自己的阻抗計(jì)算規(guī)則，Layout方式與大小都會(huì)不一樣，InPlan系統(tǒng)需專人進(jìn)行開發(fā)，維護(hù)，才能真正實(shí)現(xiàn)其功能。但相信，阻抗設(shè)計(jì)的自動(dòng)化，將在PCB制前部越來越普及。