BIST的關鍵是模擬Weenies

內置自測（BIST），曾經(jīng)保留用于復雜的數(shù)字芯片，現(xiàn)在可以在許多具有相對少量數(shù)字內容的設備中找到。向更精細的線路工藝幾何形狀的轉變使得幾個ADI公司的數(shù)據(jù)轉換器能夠包含BIST功能。對于芯片制造商而言，BIST可以通過提供對器件的更大可視性來幫助簡化器件表征過程，并通過允許對芯片的某些子集進行自主測試來縮短制造測試時間。當片上BIST功能集成到系統(tǒng)級設計中時，BIST的更大優(yōu)勢在系統(tǒng)級實現(xiàn)。隨著系統(tǒng)變得越來越復雜，將各個組件與BIST集成，可以實現(xiàn)分層測試策略，為增強系統(tǒng)可靠性提供強大的功能。

在系統(tǒng)級，BIST功能可用于設計階段表征數(shù)字處理器和數(shù)據(jù)轉換器之間的數(shù)字接口時序。如果沒有BIST，數(shù)字接口中的誤碼必須通過轉換器本底噪聲的變化來檢測。這種類型的錯誤檢測比基于數(shù)字的BIST簽名檢查靈敏得多，后者可以檢測單個位錯誤?？梢栽谏a(chǎn)測試平臺上或在現(xiàn)場的系統(tǒng)級自測中執(zhí)行相同的數(shù)字接口檢查。

圖1顯示了基本的BIST實現(xiàn)。將BIST合并到設備中需要添加三個功能塊：模式生成器，簽名（或響應）分析器和測試控制器。模式發(fā)生器刺激被測電路（CUT）。簽名分析器收集CUT對測試模式的響應并將其壓縮為單個值，稱為簽名。測試控制器協(xié)調測試電路的動作，并提供簡單的外部接口。

模式生成器和簽名分析器通常使用線性反饋移位寄存器（LFSR）實現(xiàn)。具有 n 觸發(fā)器的LFSR如圖2所示。這種類型的模式生成器可以生成寬度為 n 的偽隨機模式，其中2 n < / sup> -1重復之前的唯一組合（除了全零之外的每個可能的組合）。當初始條件已知時，該模式是完全確定的。

簽名分析也使用LFSR。利用第二個類似構造的LFSR可以將CUT對整個模式的響應壓縮為單個值。該值在測試完成時存儲在寄存器中。然后可以將簽名與預期簽名進行比較，以驗證設備的正確操作。壓縮響應的過程引入了使故障CUT產(chǎn)生正確簽名的可能性，但隨著模式長度的增加，未檢測到故障的概率變得非常小。

在系統(tǒng)級使用BIST

在板級，BIST功能可以幫助進行多種類型的測試。例如，測試DAC和數(shù)字數(shù)據(jù)源之間的接口可以通過調用BIST簽名分析電路并使用數(shù)字源來提供測試模式來完成。在這種情況下，DAC制造商將提供測試模式和預期簽名。該設備已經(jīng)過制造商的測試，因此錯誤的簽名可歸因于錯誤的數(shù)字接口?；蛘?，DAC制造商可以提供用于生成任意測試模式的預期簽名的算法。這為源可以提供的模式提供了更大的靈活性。 ADI公司為AD9736高速DAC提供BIST模型，測試模式和預期簽名。

簽名測試是通過/失敗類型的測試。錯誤簽名的具體值無助于診斷故障。但是，激勵設備的方式可以提供有關故障類型的一些信息。例如，不同的測試模式可以將故障隔離到特定的輸入引腳。在表征數(shù)字接口時，可以使用這種類型的測試來確定是否存在負責減少整個總線的時序裕度的任何外圍連接。此信息可用于改進后續(xù)版本中的電路板布局。

在某些情況下，可以使用BIST碼型發(fā)生器代替外部數(shù)字碼型發(fā)生器，從而簡化了器件的評估和下游信號鏈的其余部分。 AD9789內置一個片內QAM映射器，插值濾波器和一個數(shù)字上變頻器，后跟一個14位DAC。 BIST模式生成器可以配置為將數(shù)據(jù)發(fā)送到QAM映射器。該設備將該數(shù)據(jù)作為調制信號發(fā)送。模擬性能可以在DAC的輸出端和發(fā)送路徑信號鏈的其余部分進行測量，無需任何額外的數(shù)字激勵。這可以加快對設計模擬部分的評估，因為它將模擬評估與數(shù)字開發(fā)分離，并消除了生成數(shù)字測試模式所需的特殊電路。

期望包含BIST電路隨著這些設備轉向更小的工藝幾何形狀，數(shù)據(jù)轉換器和其他“模擬”設備變得越來越普遍和更強大。隨著系統(tǒng)變得越來越復雜，包含測試能力至關重要。隨著數(shù)字接口速度的提高，驗證這些接口是否健壯變得更加重要和困難。尋找在各個器件上使用BIST功能的方法，以提高系統(tǒng)級可測試性和器件評估。