適用于模擬設(shè)備的BIST

內(nèi)置自檢（BIST）曾經(jīng)是為復(fù)雜的數(shù)字芯片保留的，現(xiàn)在可以在許多數(shù)字內(nèi)容相對較少的設(shè)備中找到。向更精細(xì)的直線工藝幾何形狀的轉(zhuǎn)變使ADI公司的多個數(shù)據(jù)轉(zhuǎn)換器能夠包含BIST功能。對于芯片制造商來說，BIST可以通過提供對器件的更大可見性來幫助簡化器件表征過程，并通過允許對芯片的某些子集進(jìn)行自主測試來縮短制造測試時間。當(dāng)片上BIST功能被整合到系統(tǒng)級設(shè)計中時，BIST在系統(tǒng)級實現(xiàn)了更大的優(yōu)勢。隨著系統(tǒng)變得越來越復(fù)雜，將單個組件與BIST集成，可以實現(xiàn)分層測試策略，從而為增強系統(tǒng)可靠性提供強大的功能。

在系統(tǒng)層面，BIST功能可用于設(shè)計階段，以表征數(shù)字處理器和數(shù)據(jù)轉(zhuǎn)換器之間的數(shù)字接口時序。如果沒有BIST，數(shù)字接口中的位錯誤必須通過轉(zhuǎn)換器本底噪聲的變化來檢測。這種類型的錯誤檢測遠(yuǎn)不如基于數(shù)字的BIST簽名檢查敏感，后者可以檢測單個比特錯誤。同樣的數(shù)字接口檢查可以在生產(chǎn)測試車間執(zhí)行，也可以在現(xiàn)場的系統(tǒng)級自檢中執(zhí)行。

圖1 – BIST電路的功能框圖

圖 1 顯示了一個基本的 BIST 實現(xiàn)。將BIST集成到設(shè)備中需要添加三個功能塊：模式生成器，簽名（或響應(yīng)）分析器和測試控制器。碼型發(fā)生器激勵被測電路（CUT）。特征碼分析器收集 CUT 對測試模式的響應(yīng)，并將其壓縮為單個值，稱為特征碼。測試控制器協(xié)調(diào)測試電路的動作，并提供一個簡單的外部接口。

模式生成器和特征分析器通常使用線性反饋移位寄存器（LFSR）實現(xiàn)。帶有n個觸發(fā)器的LFSR如圖2所示。這種類型的模式生成器可以產(chǎn)生寬度為 n 的偽隨機模式，具有 2n重復(fù)前有 -1 個唯一組合（除所有零之外的所有可能組合）。當(dāng)初始條件已知時，該模式是完全確定的。

圖2 – BIST功能所需的基本組件

特征分析也利用LFSR。 利用第二個類似構(gòu)造的LFSR可以將CUT對整個模式的響應(yīng)壓縮為單個值。該值在測試完成后存儲在寄存器中。然后可以將簽名與預(yù)期的簽名進(jìn)行比較，以驗證設(shè)備的正確操作。壓縮響應(yīng)的過程引入了使錯誤的CUT產(chǎn)生正確特征的可能性，但是隨著模式長度的增加，未檢測到故障的可能性變得非常小。

在系統(tǒng)級別使用 BIST

在板級，BIST功能可以幫助進(jìn)行多種類型的測試。例如，測試DAC和數(shù)字?jǐn)?shù)據(jù)源之間的接口可以通過調(diào)用BIST特征分析電路并使用數(shù)字源提供測試模式來完成。在這種情況下，DAC制造商將提供測試模式和預(yù)期的簽名。該設(shè)備已經(jīng)過制造商的測試，因此不正確的簽名可能歸因于數(shù)字接口故障?；蛘?，DAC制造商可以提供一種算法，用于為任意測試模式生成預(yù)期的簽名。這為源可以提供的模式提供了更大的靈活性。ADI公司提供AD9736高速DAC的BIST模型、測試模式和預(yù)期特征。

簽名測試是通過/失敗類型的測試。不正確簽名的特定值無助于診斷故障。但是，設(shè)備被激勵的方式可以提供有關(guān)故障類型的一些信息。例如，不同的測試模式可以將故障隔離到特定的輸入引腳。在表征數(shù)字接口時，這種類型的測試可用于確定是否存在任何導(dǎo)致降低整個總線時序裕量的外圍連接。此信息可用于在后續(xù)修訂中改進(jìn)電路板布局。

在某些情況下，可以使用BIST碼型發(fā)生器代替外部數(shù)字碼型發(fā)生器，從而簡化器件和下游信號鏈其余部分的評估。AD9789內(nèi)置片內(nèi)QAM映射器、插值濾波器、數(shù)字上變頻器，后接14位DAC。可以將 BIST 模式生成器配置為將數(shù)據(jù)發(fā)送到 QAM 映射器。設(shè)備將此數(shù)據(jù)作為調(diào)制信號傳輸。模擬性能可以在DAC的輸出端和發(fā)射路徑信號鏈的其余部分測量，而無需任何額外的數(shù)字激勵。這可以加快設(shè)計模擬部分的評估，因為它將模擬評估與數(shù)字開發(fā)分離，并消除了數(shù)字測試模式生成所需的特殊電路。

預(yù)計在數(shù)據(jù)轉(zhuǎn)換器和其他“模擬”器件上集成BIST電路將變得越來越普遍，并且功能更強大，因為這些器件轉(zhuǎn)向更小的工藝幾何形狀。隨著 系統(tǒng) 的 復(fù)雜 化， 包含 測試 能力 變得 重要。隨著數(shù)字接口速度的提高，驗證這些接口是否可靠變得更加重要和困難。尋找在單個設(shè)備上使用 BIST 功能的方法，以提高系統(tǒng)級可測試性和設(shè)備評估。

審核編輯：郭婷