Vivado? Design Suite 提供兩種方法可加速產(chǎn)品上市進程,提高工作效率。可構建 Vivado 布局布線。在任何設計階段處理任何類型的 ECO 問題,并可加快運行時間,確保時序收斂進程。
增量編譯:使用增量編譯滿足最后時刻 HDL 變動需求,僅針對已變動邏輯進行布局布線,從而可節(jié)省時間。
P&R 數(shù)據(jù)重復使用為時序驅(qū)動,可在不影響性能的情況下,加速運行時間。
平均速度比標準布局布線快 1 倍。
設計收斂保存可減少并加速迭代。
器件編輯器:使用器件編輯器通過強大的圖形界面,以外科手術般的高精度編輯布局布線設計。
手工輔助布線可提供各種建議布線,在避免猜測與犯錯的情況下,加速達到目標的進程。
廣泛的交叉探測可幫助用戶便捷管理邏輯至物理的分配。
設計變動記錄為 Tcl 命令,有利于回放與腳本處理。
增量編譯相對于器件編輯還是容易一些。本文主要講述增量編譯方法。
當RTL代碼修改較少時,使用增量編譯功能可以提高工程的編譯速度,Incremental Compile增量編譯是Vivado提供的一項高階功能。目的旨在當設計微小的改變時,重用綜合和布局布線的結果,縮短編譯時間。
增量編譯的流程如下:
增量編譯是以已經(jīng)編譯和布局布線后的DCP文件為基礎,當我們需要做微小的改動是,便可以使用增量編譯來實現(xiàn)。這里微小改動主要包括有:
RTL代碼的微小修改
網(wǎng)表的微小修改,比如增加或者改變ILA
需要注意的是:這里微小的改懂是指與當前設計相比變化非常小,其相似度大于95%時,增量編譯的效果最好。而相似度小于75時,工具的增量編譯就失效了。有時候一些全局變量修改,網(wǎng)表的改動是非常大的,總線位寬的變化,網(wǎng)表的改動也非常大。
增量編譯設置:
在項目模式下:在Vivado里面,使能IncrementalCompile的方式非常簡單,在Impl run上右鍵選擇“Set Incremental Compile…”,然后設置相應的參考dcp文件即可。
在非項目模式下:
在 opt_design 后運行以下命令:
%read_checkpoint -incremental reference_routed.dcp
-
RTL
+關注
關注
1文章
385瀏覽量
59782 -
編輯器
+關注
關注
1文章
806瀏覽量
31171
原文標題:增量編譯(Incremental Compile)提高Vivado編譯效率
文章出處:【微信號:gh_873435264fd4,微信公眾號:FPGA技術聯(lián)盟】歡迎添加關注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關推薦
評論