0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

講述增量編譯方法,提高Vivado編譯效率

e9Zb_gh_8734352 ? 來源:lq ? 2019-01-22 17:27 ? 次閱讀

Vivado? Design Suite 提供兩種方法可加速產(chǎn)品上市進程,提高工作效率。可構建 Vivado 布局布線。在任何設計階段處理任何類型的 ECO 問題,并可加快運行時間,確保時序收斂進程。

增量編譯:使用增量編譯滿足最后時刻 HDL 變動需求,僅針對已變動邏輯進行布局布線,從而可節(jié)省時間。

P&R 數(shù)據(jù)重復使用為時序驅(qū)動,可在不影響性能的情況下,加速運行時間。

平均速度比標準布局布線快 1 倍。

設計收斂保存可減少并加速迭代。

器件編輯器:使用器件編輯器通過強大的圖形界面,以外科手術般的高精度編輯布局布線設計。

手工輔助布線可提供各種建議布線,在避免猜測與犯錯的情況下,加速達到目標的進程。

廣泛的交叉探測可幫助用戶便捷管理邏輯至物理的分配。

設計變動記錄為 Tcl 命令,有利于回放與腳本處理。

增量編譯相對于器件編輯還是容易一些。本文主要講述增量編譯方法。

當RTL代碼修改較少時,使用增量編譯功能可以提高工程的編譯速度,Incremental Compile增量編譯是Vivado提供的一項高階功能。目的旨在當設計微小的改變時,重用綜合和布局布線的結果,縮短編譯時間。

增量編譯的流程如下:

增量編譯是以已經(jīng)編譯和布局布線后的DCP文件為基礎,當我們需要做微小的改動是,便可以使用增量編譯來實現(xiàn)。這里微小改動主要包括有:

RTL代碼的微小修改

網(wǎng)表的微小修改,比如增加或者改變ILA

需要注意的是:這里微小的改懂是指與當前設計相比變化非常小,其相似度大于95%時,增量編譯的效果最好。而相似度小于75時,工具的增量編譯就失效了。有時候一些全局變量修改,網(wǎng)表的改動是非常大的,總線位寬的變化,網(wǎng)表的改動也非常大。

增量編譯設置:

在項目模式下:在Vivado里面,使能IncrementalCompile的方式非常簡單,在Impl run上右鍵選擇“Set Incremental Compile…”,然后設置相應的參考dcp文件即可。

在非項目模式下:

在 opt_design 后運行以下命令:

%read_checkpoint -incremental reference_routed.dcp

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • RTL
    RTL
    +關注

    關注

    1

    文章

    385

    瀏覽量

    59782
  • 編輯器
    +關注

    關注

    1

    文章

    806

    瀏覽量

    31171

原文標題:增量編譯(Incremental Compile)提高Vivado編譯效率

文章出處:【微信號:gh_873435264fd4,微信公眾號:FPGA技術聯(lián)盟】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關推薦

    淺析可提升Vivado編譯效率增量編譯方法

    增量編譯:使用增量編譯滿足最后時刻 HDL 變動需求,僅針對已變動邏輯進行布局布線,從而可節(jié)省時間。
    的頭像 發(fā)表于 12-13 10:14 ?5461次閱讀

    誰能縮短大容量FPGA的編譯時間?增量編譯QIC!

    增量編譯(Incremental Compilation)是ALTERA為解決大容量FPGA設計編譯時間太長的問題給出的一個新式工具!在本文中我們將闡述QIC在縮短編譯時間方面的作用
    發(fā)表于 12-25 11:26 ?5004次閱讀

    Vivado中的Incremental Compile增量編譯技術詳解

    Incremental Compile增量編譯Vivado提供的一項高階功能。目的旨在當設計微小的改變時,重用綜合和布局布線的結果,縮短編譯時間。
    的頭像 發(fā)表于 07-05 06:06 ?1.1w次閱讀

    Vivado Design Suite 2015.3新增量編譯功能介紹

    了解Vivado實現(xiàn)中2015.3中的新增量編譯功能,包括更好地處理物理優(yōu)化和自動增量編譯流程。
    的頭像 發(fā)表于 11-20 06:56 ?2856次閱讀

    引入增量編譯流程進行調(diào)試的好處與步驟

    了解使用Vivado 2016.1中引入的增量編譯流程進行調(diào)試的好處,以及在使用增量編譯實現(xiàn)時添加/刪除/修改ILA內(nèi)核所需的步驟。
    的頭像 發(fā)表于 11-30 06:19 ?3008次閱讀
    引入<b class='flag-5'>增量</b><b class='flag-5'>編譯</b>流程進行調(diào)試的好處與步驟

    Vivado 2015.3中的新增量編譯功能介紹

    了解Vivado實現(xiàn)中2015.3中的新增量編譯功能,包括更好地處理物理優(yōu)化和自動增量編譯流程。
    的頭像 發(fā)表于 11-29 06:32 ?3673次閱讀

    Vivado 2015.3的新增量編譯功能

    了解Vivado實現(xiàn)中2015.3中的新增量編譯功能,包括更好地處理物理優(yōu)化和自動增量編譯流程。
    的頭像 發(fā)表于 11-30 19:24 ?4533次閱讀

    如何在Vivado中實現(xiàn)邏輯鎖定和增量編譯工程實例說明

    本文針對Vivado中實現(xiàn)的邏輯鎖定和增量編譯進行的工程實例介紹,文中有對應工程的下載地址。友情提示:(1)增量編譯只允許修改當前工程不超過
    的頭像 發(fā)表于 07-06 10:32 ?7119次閱讀
    如何在<b class='flag-5'>Vivado</b>中實現(xiàn)邏輯鎖定和<b class='flag-5'>增量</b><b class='flag-5'>編譯</b>工程實例說明

    Vivadoz中增量編譯與設計鎖定

    關于增量編譯所謂增量實現(xiàn),更嚴格地講是增量布局和增量布線。它是在設計改動較小的情形下參考原始設計的布局、布線結果,將其中未改動的模塊、引腳和
    發(fā)表于 12-20 19:11 ?6次下載
    Vivadoz中<b class='flag-5'>增量</b><b class='flag-5'>編譯</b>與設計鎖定

    有效提高編譯速度的方法

    今天就來說說嵌入式軟件開發(fā)中,常見的提高編譯速度的一些操作或者方法。
    的頭像 發(fā)表于 03-09 17:31 ?4424次閱讀

    Vivado里如何手動調(diào)整編譯順序

    通常情況下,一旦創(chuàng)建好Vivado工程,添加了相應的RTL文件,Vivado會自動找到設計的頂層文件,正確地顯示設計層次。在這個過程中,Vivado會自動分析文件的編譯順序。那么是否可
    的頭像 發(fā)表于 01-06 09:27 ?4163次閱讀

    Quartus中的邏輯鎖定與增量編譯

    邏輯鎖定功能可以將FPGA中的代碼模塊在固定區(qū)域?qū)崿F(xiàn),優(yōu)化時序性能,提升設計可靠性。 增量編譯功能,可以使設計更快速時序收斂,加快編譯速度。
    的頭像 發(fā)表于 05-25 11:22 ?1693次閱讀
    Quartus中的邏輯鎖定與<b class='flag-5'>增量</b><b class='flag-5'>編譯</b>

    Vivado增量編譯的基本概念、優(yōu)點、使用方法以及注意事項

    隨著FPGA設計的復雜度不斷提高,設計人員需要選擇更為高效的設計流程來保證開發(fā)效率和減少開發(fā)成本。其中,Vivado增量編譯是一種非常重要的
    的頭像 發(fā)表于 05-25 18:25 ?4736次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>增量</b><b class='flag-5'>編譯</b>的基本概念、優(yōu)點、使用<b class='flag-5'>方法</b>以及注意事項

    淺談Vivado編譯時間

    隨著FPGA規(guī)模的增大,設計復雜度的增加,Vivado編譯時間成為一個不可回避的話題。尤其是一些基于SSI芯片的設計,如VU9P/VU13P/VU19P等,布局布線時間更是顯著增加。當然,對于一些設計而言,十幾個小時是合理的。但我們依然試圖分析設計存在的問題以期縮短
    的頭像 發(fā)表于 09-18 10:43 ?944次閱讀
    淺談<b class='flag-5'>Vivado</b><b class='flag-5'>編譯</b>時間

    每次Vivado編譯的結果都一樣嗎

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結果都一樣嗎? 在AMD官網(wǎng)上,有這樣一個帖子: Are Vivado results repeatable for identical
    的頭像 發(fā)表于 11-11 11:23 ?368次閱讀
    每次<b class='flag-5'>Vivado</b><b class='flag-5'>編譯</b>的結果都一樣嗎