通常,我們優(yōu)先解決建立時(shí)間違例。Setup slack與邏輯延遲、布線延遲、時(shí)鐘歪斜和時(shí)鐘不確定性有關(guān)。因此,首先要明確這幾個(gè)因素中哪個(gè)因素對(duì)建立時(shí)間違例起關(guān)鍵作用。具體的衡量標(biāo)準(zhǔn)可由如下幾個(gè)數(shù)值確定。這也是ug1292第三頁(yè)的主題。
ug1292第三頁(yè)也給出了建立時(shí)間違例分析流程,如下圖所示。當(dāng)邏輯延遲占比超過(guò)50%時(shí),要著重降低邏輯延遲;當(dāng)布線延遲占比超過(guò)50%時(shí),要把焦點(diǎn)放在布線延遲上;同時(shí),也要關(guān)注一下時(shí)鐘歪斜和時(shí)鐘不確定性。當(dāng)時(shí)鐘歪斜小于-0.5ns或時(shí)鐘不確定性大于0.1ns時(shí),兩者將成為時(shí)鐘違例的主要“貢獻(xiàn)者”。
圖片來(lái)源, page 3, ug1292
上述四個(gè)數(shù)值,無(wú)論是在timing report(通過(guò)report_timing_summary生成)還是design analysis report(通過(guò)report_design_analysis生成)中都有所體現(xiàn)。以timingreport為例,如下圖所示,可清晰地顯示上述四個(gè)數(shù)值。
圖片來(lái)源, page 3, ug1292
注:上述數(shù)據(jù)只針對(duì)UltraScale系列芯片。
-
時(shí)鐘
+關(guān)注
關(guān)注
11文章
1734瀏覽量
131490 -
邏輯
+關(guān)注
關(guān)注
2文章
833瀏覽量
29472
原文標(biāo)題:深度解析ug1292(3)
文章出處:【微信號(hào):Lauren_FPGA,微信公眾號(hào):FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論