采用二階曲率補償技術(shù)的電壓基準源電路滿足ADC的系統(tǒng)設(shè)計要求

引言

隨著集成電路規(guī)模不斷擴大，尤其是芯片系統(tǒng)集成技術(shù)的提出，對模擬集成電路基本模塊(如A／D、D／A轉(zhuǎn)換器、濾波器以及鎖相環(huán)等電路)提出了更高的精度和速度要求，這也就意味著系統(tǒng)對其中的基準源模塊提出了更高的要求。

用于高速高精度ADC的片內(nèi)電壓基準源不僅要滿足ADC精度和采樣速率的要求，并應(yīng)具有較低的溫度系數(shù)和較高的電源抑制比，此外，隨著低功耗和便攜的要求，ADC也在朝著低壓方向發(fā)展，相應(yīng)的基準源也要滿足低電源電壓的要求。

本文分析了基準源對流水線ADC精度的影響，并建立了相應(yīng)的模型，確定了高速高精度ADC對電壓基準源的性能要求。給出了基于1.8 V的低電源電壓，并采用結(jié)構(gòu)簡單的VBE非線性二階補償帶隙基準源的核心電路，該補償方式可以實現(xiàn)較低的溫度系數(shù)，能滿足高速高精度ADC的要求。箝位運放采用一種低噪聲兩級運算放大器，該運放可提供小于0.02 mV的失調(diào)電壓，因而保證了基準源的補償精度。為了提高基準源的電源抑制比，本文除采用常用的共源共柵電流鏡技術(shù)以外，還設(shè)計了一種簡單有效的電源抑制比提高電路，從而使得基準源的電源抑制比有了較大提高。

1 電壓基準源影響的建模分析

在Pipelined ADC系統(tǒng)中，基準源的主要作用是為子ADC提供比較電平，同時為MDAC提供殘差電壓。差分基準電壓源發(fā)生偏移會導(dǎo)致子ADC比較電平和MDAC殘差電壓發(fā)生變化。而通過引入冗余位矯正技術(shù)可大大減小差分基準電壓源所引起的比較電平變化對系統(tǒng)指標造成的影響，但是，MDAC殘差電壓變化的影響卻無法消除，系統(tǒng)的轉(zhuǎn)移特性曲線仍將會發(fā)生變化，從而造成系統(tǒng)指標下降。其中基準電壓源的偏移主要于溫度和電源電壓的影響。

下面分析基準電壓源溫度漂移特性對DNL的影響。一般情況下，實際相鄰輸出與理想相鄰輸出之間的偏差可以表示為：

對于首級精度為3.5位的12位ADC，在-40℃～85℃的溫度范圍內(nèi)，對溫度要求最嚴格的比較器一般要求基準電壓源的最大溫漂不超過(7／8)Vdiff。

根據(jù)下列兩式：

可以得到DNL對基準電壓源溫度系數(shù)的要求，即溫度系數(shù)TC≤6.84 ppm／℃。式中，VT0為室溫25℃時的基準電壓值。

2電壓基準源電路結(jié)構(gòu)設(shè)計

2.1 二階曲率補償技術(shù)

由前文分析可知，12位ADC系統(tǒng)要求溫度系數(shù)應(yīng)小于6.84ppm／K才能達到12位精度。傳統(tǒng)帶隙基準源很難達到這個要求，因此，本文選用一種如圖1所示的二階曲率補償?shù)碾妷夯鶞试唇Y(jié)構(gòu)。

從(5)式可以看出，VBE與溫度并不是簡單的線性關(guān)系，最后一項就是非線性項。其中η是與工藝相關(guān)的量。如果發(fā)射極電流是PTAT電流，那么α=1；如果發(fā)射極電流與溫度無關(guān)，則α=0。圖1中流入Q1、Q2的電流是PTAT電流，故有：

2.2 低噪聲箝位運放的設(shè)計

在基準源中，箝位運放的主要作用是通過電流負反饋使與輸入端連接的結(jié)點的電壓強制相等，并且與電源電壓無關(guān)?？捎眠\放的輸出對電流源進行適當?shù)钠?，使其流過的電流與輸入電壓無關(guān)，從而使R的電流為PTAT電流。實際的運放通常會存在失調(diào)電壓、有限增益以及運放噪聲，這些都會對基準電壓源的性能造成影響，由于基準電壓源一般工作在低頻條件下，因此，對運放的頻率特性要求不高。

本文在設(shè)計低噪聲箝位運放的過程中，重點考慮了以下幾個因素：

(1)由于運放的兩個輸入端基本為固定電位，不需要考慮動態(tài)范圍，因此，運放的設(shè)計不考慮共模輸入范圍；為了保證電路適用于低電源電壓場合，cascode結(jié)構(gòu)不再適合，因此，本文選用普通兩級運放的設(shè)計方式；

(2)選用PMOS作為運放的輸入級。因為PMOS的載流子與空穴的遷移率比NMOS的電子遷移率低2～5倍，故可以較大的減小1／f噪聲。同時由于1／噪聲與MOS管的面積成反比，因此，輸入管的面積需要做的很大；

(3)為了使1／f噪聲最小化，負載晶體管的柵長應(yīng)該比輸入管的柵長更長；

(4)減小箝位運放的帶寬可以有效的減小熱噪聲的影響。

經(jīng)過仿真可以得到如圖2所示的低噪聲箝位運放的頻率特性曲線，該曲線表明箝位運放的開環(huán)增益為81dB，單位增益帶寬為139 MHz，相位裕度為61°，失調(diào)電壓為0.02 mV，可見該運放能夠滿足系統(tǒng)要求。

2.3 提高電源抑制比的電路設(shè)計

帶隙基準電路的電源電壓抑制比可以表示為：PSRR=∣(1-Add)／AV∣，其中AV為運放的開環(huán)增益，Add為運放的輸出與電源電Ndd之比。因此，為了提高PSRR，可以采取三種措施：一是增加運放的開環(huán)增益Av；二是改進電路結(jié)構(gòu)使運放的Add趨近1；三是引入預(yù)校正技術(shù)，即通過一個反饋電路將電源電壓穩(wěn)定在Vreg，并由Vreg為基準電路供電，以有效提高PSRR。

本文的電路結(jié)構(gòu)除采用共源共柵電流鏡技術(shù)外，所加入的電源抑制比提高電路還可使運放的Add趨近1，從而大大提高基準源的電源抑制比。

電源抑制比提高電路的具體結(jié)構(gòu)如圖3所示，它主要由M15，M16構(gòu)成。作為M16負載的M為二極管接法，具有低輸出阻抗，可在提高環(huán)路增益的同時，把電源紋波引入到環(huán)路中。由于以PMOS作為輸入管的兩級密勒補償運放的PSR約為0，因此，Vg的PSR主要由PSR提高電路決定，具體表示為：

從上式可知，VG跟隨Vdd變化，使M23，M24的柵源電壓保持恒定，從而提高基準電壓的PSR。

3 電路仿真

3.1 溫度系數(shù)的仿真

通過Hspice仿真軟件可對上述基準源的整體電路進行溫度系數(shù)仿真，圖4所示是其溫度系數(shù)仿真曲線，由圖可以看出，二階曲率補償技術(shù)可有效降低基準源的溫度，在-40℃～125℃的溫度范圍內(nèi)，其電壓基準輸出變化為0.26 mV，溫度系數(shù)為2.13 ppm／℃，完全可滿足12位100 MspsADC的系統(tǒng)要求。

3.2 PSRR的仿真

對比加入電源抑制比提高電路前后的電壓基準源電路的電源抑制比仿真結(jié)果可以發(fā)現(xiàn)：沒有加入PSR提高電路的電壓基準源的電源抑制比在低頻條件下可達到-72 dB，在100 kHz條件下為-62 dB；加入PSR提高電路后，電壓基準源的電源抑制比達到-101dB，在100 kHz的條件下，仍然能夠達到-81 dB?？梢钥闯?，引入PSR提高電路后，其PSR提高了29 dB。

4 結(jié)束語

本文對電壓基準源引起的ADC系統(tǒng)的DNL誤差進行了建模分析，提出了一種采用二階曲率補償技術(shù)的電壓基準源電路，該電路運用低噪聲兩級運放進行箝位，同時在采用共源共柵電流鏡技術(shù)的基礎(chǔ)上加入了PSR提高電路。通過在基于TSMC 1.8 V 0.18 μm標準CMOS工藝條件下的仿真結(jié)果表明，該電路的溫度系數(shù)為2.13 ppm／℃，電源抑制比在低頻條件下可達到-101 dB，可以滿足12位100 Msps ADC的系統(tǒng)要求。