Applied Materials表示,20年來首樁晶體管接點(diǎn)與導(dǎo)線的重大金屬材料變革,能解除7nm及以下晶圓制程主要的效能瓶頸,由于鎢(W)在晶體管接點(diǎn)的電性表現(xiàn)與銅(Cu)的局部終端金屬導(dǎo)線制程都已經(jīng)逼近物理極限,成為FinFET無法完全發(fā)揮效能的瓶頸,因此芯片設(shè)計(jì)者在7nm以下能以鈷(Co)金屬取代鎢與銅,借以增進(jìn)15%的芯片效能。
采用鈷可優(yōu)化先進(jìn)制程金屬填充情形,延續(xù)7nm以下的制程微縮
鎢和銅是目前先進(jìn)制程所采用的重要金屬材料,然而鎢和銅與絕緣層附著力差,因此都需要線性層(Liner Layer)增加金屬與絕緣層間的附著力。
此外,為了避免阻止鎢及銅原子擴(kuò)散至絕緣層而影響芯片電性,必須有阻擋層存在。
如下圖所示,隨著制程微縮至20nm以下,以鎢 contact制程為例,20nm的Contact CD中,Barrier就占了8nm,Contact中實(shí)際金屬層為12nm (金屬填充8nm+ 晶核形成 4nm),Contact直徑為10nm時,實(shí)際金屬層僅剩2nm,以此估算Contact直徑為8nm時將沒有金屬層的容納空間,此時線性層及阻擋層的厚度成了制程微縮瓶頸。
注:金屬導(dǎo)線及晶體管間的連接通道稱為Contact,由于Contact實(shí)際形狀是非常貼近圓柱體的圓錐體。因此Contact CD一般指的是Contact直徑
▲W Contact的金屬填充情形
然而同樣10nm的Contact直徑若采用鈷(如下圖),其Barrier僅4nm,而實(shí)際金屬層則有6nm,相較于采用鎢更有潛力在7nm以下制程持續(xù)發(fā)展。
▲CO Contact的金屬填充情形
金屬材料變革將影響中國半導(dǎo)體設(shè)備的研發(fā)方向
目前中國半導(dǎo)體設(shè)備以蝕刻、薄膜及CMP的發(fā)展腳步最快,此部分將以打入主流廠商產(chǎn)線、取得認(rèn)證并藉此建立量產(chǎn)數(shù)據(jù)為目標(biāo),朝向打入先進(jìn)制程的前段晶體管制程之遠(yuǎn)期目標(biāo)是相當(dāng)明確。
然而相較于國際主流半導(dǎo)體設(shè)備廠商的技術(shù)水平,中國半導(dǎo)體設(shè)備廠商仍是追隨者角色,因此鈷取代鎢和銅的趨勢確立,將影響中國半導(dǎo)體設(shè)備廠商尤其是蝕刻、薄膜及CMP的研究發(fā)展方向。
-
芯片
+關(guān)注
關(guān)注
455文章
50818瀏覽量
423727 -
半導(dǎo)體
+關(guān)注
關(guān)注
334文章
27367瀏覽量
218827
發(fā)布評論請先 登錄
相關(guān)推薦
評論