Xilinx首次亮相的Virtex UltraScale+ HBM FPGA

早在2016年Xilinx就提出了開發(fā)Virtex UltraScale+ HBM FPGA器件，在上周舉辦的硅谷大會上Xilinx首次亮相了Virtex UltraScale+ HBM XCVU37P FPGA器件，Xilinx已經(jīng)對其進行了測試，支持全速460Gbytes/sec的帶寬通信，此外它的資源也是相當(dāng)?shù)呢S富：

• 2852K 系統(tǒng)邏輯單元

• 9Mbits BRAM資源

• 270Mbits 的UltraRAM資源

• 9024 DSP48E2 slices

• 集成8GB HBM DRAM

• 96 Gbps和32.75Gbps GTY SerDes 收發(fā)器

圖1:Xilinx推出的Virtex UltraScale+ HBM系列FPGA

如圖1所示Xilinx推出的Virtex UltraScale+ HBM系列FPGA共包括四款，分別是VU31P、VU33P、VU35P和VU37P，每款器件都集成了32或64位HBM DRAM以及超過1000 I/O接口，那什么是HBM呢？HBM（High Bandwidth Memory）是一種新型的3D內(nèi)存技術(shù)，采用垂直堆疊的方式實現(xiàn)高速數(shù)據(jù)傳輸，以創(chuàng)新性的小尺寸為用戶帶來真正振奮的性能，同時其抄低功耗和節(jié)約空間的特性受到業(yè)界的廣泛關(guān)注。

圖2：HDM與GPU/CPU/SoC集成方式

隨著人工智能、5G通信、大數(shù)據(jù)、云計算等應(yīng)用的出現(xiàn)，人們對于通信帶寬的要求也在不斷的提高，這些應(yīng)用需要高吞吐、低延遲、高密度部署等特性，傳統(tǒng)的DDR SRAM技術(shù)不能滿足人們對帶寬的需求，每秒增加1GB的帶寬都將會產(chǎn)生更多的功耗，其技術(shù)發(fā)展已經(jīng)進入了瓶頸期。HBM則就像摩天大廈中的樓層一樣可以垂直堆疊。基于這種設(shè)計，信息交換的時間將會縮短，此外它重新調(diào)整了內(nèi)存的功耗效率，使得每瓦帶寬比相對于最先進的GDDR5高出了3倍多，即功耗降低3倍多。

Xilinx首次亮相的Virtex UltraScale+ HBM FPGA：

Xilinx最新推出的Virtex UltraScale+ HBM FPGA是基于UltraScale架構(gòu)，采用16nm FinFET+工藝技術(shù)，集成最多高達8GB的HBM Gen2內(nèi)存，可提供高達460GB/s的數(shù)據(jù)通信帶寬。Xilinx All Programmable 3D IC 使用堆疊硅片互聯(lián) (SSI)技術(shù)，它打破了摩爾定律的限制并且實現(xiàn)了一系列有助于滿足最嚴(yán)格設(shè)計要求的功能。

最后雖然HBM技術(shù)能給我們提供更高的通信帶寬，但是它還處在初級發(fā)展階段，比如HBM需要更高的工藝技術(shù)因此會大幅度提升成本、大量的DRAM堆疊無疑會產(chǎn)生大量的熱，如何散熱也是極大的挑戰(zhàn)。此外目前只有在高帶寬通信應(yīng)用中HBM才具有顯著的優(yōu)勢，但是這應(yīng)該是半導(dǎo)體行業(yè)發(fā)展的必然趨勢。