ST MCU的 EMC 特性、設(shè)計(jì)策略、應(yīng)用的 EMC設(shè)計(jì)指南

本文是意法半導(dǎo)體公司發(fā)布的關(guān)于其微控制器 EMC 設(shè)計(jì)指南的應(yīng)用筆記，主要介紹了 EMC 相關(guān)定義、意法半導(dǎo)體微控制器的 EMC 特性、設(shè)計(jì)策略、應(yīng)用的 EMC 指南以及結(jié)論等內(nèi)容，旨在幫助應(yīng)用設(shè)計(jì)者獲得最佳 EMC 性能。
文檔下載：ST微控制器EMC設(shè)計(jì)指南
*附件：an1709-emc-design-guide-for-stm8-stm32-and-legacy-mcus-stmicroelectronics.pdf

1. EMC 定義

• EMC ：系統(tǒng)在電磁干擾下正常工作且不干擾其他設(shè)備的能力。
• EMS ：器件對(duì)電氣干擾和傳導(dǎo)電氣噪聲的耐受能力，通過(guò) ESD 和 FTB 測(cè)試衡量。
• EMI ：設(shè)備產(chǎn)生的傳導(dǎo)或輻射電氣噪聲水平，包括傳導(dǎo)發(fā)射和輻射發(fā)射。

2. 意法半導(dǎo)體微控制器的 EMC 特性

• 電磁敏感性（EMS）
  • 功能性 EMS 測(cè)試
    • 功能性靜電放電測(cè)試（F_ESD 測(cè)試） ：對(duì)新微控制器每個(gè)引腳進(jìn)行正極或負(fù)極單次放電測(cè)試，使用符合 IEC 61000 - 4 - 2 標(biāo)準(zhǔn)的 NSG 435 發(fā)生器，依據(jù)表 1 標(biāo)準(zhǔn)參考。
    • 快速瞬變脈沖群測(cè)試 ：通過(guò)電容耦合網(wǎng)絡(luò)對(duì)微控制器電源線施加干擾，符合表 2 中 EN61000 - 4 - 4 / IEC 61000 - 4 - 4 標(biāo)準(zhǔn)，尖峰頻率 5kHz，每 300ms 產(chǎn)生持續(xù) 15ms 突發(fā)尖峰（75 個(gè)尖峰）。
    • 嚴(yán)重性級(jí)別和類別 ：根據(jù)測(cè)試電壓與 IEC 標(biāo)準(zhǔn)關(guān)系定義，如 ESD（IEC 61000 - 4 - 2）和 FTB（IEC 61000 - 4 - 4）測(cè)試電壓對(duì)應(yīng)不同嚴(yán)重性級(jí)別，同時(shí)根據(jù) EN 50082 - 2 標(biāo)準(zhǔn)將 ESD 干擾下 MCU 行為分為 A、B、C、D 類，依據(jù)可接受限值和目標(biāo)級(jí)別判斷器件性能，相關(guān)信息在數(shù)據(jù)手冊(cè)中按表 5、6 格式呈現(xiàn)。
  • 門鎖（LU）
    • 靜態(tài)閂鎖（LU）測(cè)試 ：符合 EIA/JESD 78 IC 閂鎖標(biāo)準(zhǔn)，通過(guò)電源過(guò)壓和電流注入模擬過(guò)載，對(duì) 10 個(gè)部分進(jìn)行測(cè)試，分為 A、B 兩類，測(cè)試結(jié)果在數(shù)據(jù)手冊(cè)中按表 7 格式呈現(xiàn)。
    • 動(dòng)態(tài)閂鎖（DLU）測(cè)試 ：在微控制器運(yùn)行時(shí)評(píng)估對(duì)靜電放電的閂鎖敏感性，對(duì) 3 個(gè)樣品每個(gè)引腳進(jìn)行正負(fù)極放電測(cè)試，設(shè)置電源、振蕩器等條件。
  • 絕對(duì)電氣敏感性 ：評(píng)估元件對(duì) ESD 導(dǎo)致破壞的耐受能力，使用自動(dòng) ESD 測(cè)試儀按標(biāo)準(zhǔn)（如 JESD22 - A114A/A115A）對(duì)引腳組合放電，樣本大小與供電引腳數(shù)目有關(guān)，模擬人體模型（HBM）和充電器件模型（CDM），測(cè)試后在生產(chǎn)測(cè)試儀上確認(rèn)參數(shù)符合數(shù)據(jù)手冊(cè)。
• 電磁干擾（EMI）
  • EMI 輻射測(cè)試 ：符合 IEC 61967 - 2 標(biāo)準(zhǔn)，在 TEMCELL 或 GTEM 中測(cè)試，考慮芯片和封裝影響，自 2015 年 12 月 14 日起測(cè)量頻率范圍上限從 1GHz 提高至 2GHz，測(cè)試板規(guī)格和頻譜分析儀設(shè)置有相關(guān)要求（如表 8 所示）。
  • EMI 級(jí)別分類 ：基于 IEC61967 - 2 國(guó)際標(biāo)準(zhǔn) - 附錄 D - 3，用 2 個(gè)字母 + 1 個(gè)數(shù)字組合表示，根據(jù) ST 經(jīng)驗(yàn)定義各級(jí)別風(fēng)險(xiǎn)，測(cè)試結(jié)果在數(shù)據(jù)手冊(cè)中按表 9 格式呈現(xiàn)。

3. ST MCU 設(shè)計(jì)策略和 EMC 特性

• 敏感性
  • 欠壓復(fù)位（BOR） ：確保微控制器在安全工作區(qū)，VDD 低于閾值時(shí)進(jìn)入復(fù)位狀態(tài)，有遲滯級(jí)別避免振蕩，可通過(guò)選項(xiàng)字節(jié)配置電壓閾值，NRST 引腳在復(fù)位期間保持低電平，BOR 可選且可在無(wú)外部復(fù)位電路時(shí)使用。
  • 可編程電壓檢測(cè)器（PVD） ：類似 BOR，在電源受干擾時(shí)提前預(yù)警，通過(guò)與 VDD 比較生成中斷，其閾值與 BOR 相關(guān)，可配置中斷使能，根據(jù)電壓上升時(shí)間不同，中斷情況不同。
  • I/O 功能和屬性
    • 靜電放電和閂鎖 ：CMOS 集成電路對(duì)高壓靜電敏感，可能造成永久損壞或閂鎖，ST 通過(guò)布局和工藝解決方案降低影響，并對(duì)數(shù)組器件進(jìn)行破壞性測(cè)試保證可靠性。
    • 保護(hù)接口 ：用戶應(yīng)實(shí)施硬件解決方案降低損壞風(fēng)險(xiǎn)，如低通濾波器和鉗位二極管，但可能影響系統(tǒng)性能，數(shù)字 I/O 引腳有推挽和開(kāi)漏輸出等不同配置，內(nèi)部電路含保護(hù)電路，模擬輸入引腳復(fù)用器晶體管受電源影響需確認(rèn)電壓值。
• 發(fā)射
  • 內(nèi)部 PLL ：部分微控制器有嵌入式可編程 PLL 時(shí)鐘生成器，可與中等頻率晶振配合提供高頻率內(nèi)部時(shí)鐘，減少噪聲發(fā)射，還可濾波 CPU 時(shí)鐘。
  • 通用低功耗方法
    • 低功耗振蕩器 ：通過(guò)限制振蕩器驅(qū)動(dòng)電流減少噪聲發(fā)射，主時(shí)鐘可由多振蕩器模塊（MO）的不同源生成，包括外部源、晶振或陶瓷諧振器、內(nèi)部高頻 RC 振蕩器，各有優(yōu)缺點(diǎn)和相應(yīng)配置要求，部分微控制器有工藝補(bǔ)償提高內(nèi)部 RC 振蕩器精度。
    • 內(nèi)部調(diào)壓器（適用于具有低功耗內(nèi)核的 MCU） ：為內(nèi)核供電，降低 CPU 供電電壓并隔離內(nèi)外供電，減少 EMI。
  • 輸出 I/O 電流限制和邊沿時(shí)間控制 ：內(nèi)置輸出緩沖區(qū)，控制切換速度平衡噪聲和速度。

4. 基于 MCU 的應(yīng)用的 EMC 指南

• 硬件
  • 優(yōu)化后的 PCB 布局 ：減少走線和元件形成的天線數(shù)量，減小走線環(huán)路電感，可通過(guò)縮短和重疊走線、使用特定布線或封裝方式實(shí)現(xiàn)，注意避免板過(guò)孔電感。
  • 供電濾波 ：電源回路去耦，采用星形接線分離回路，在 MCU 供電引腳附近放置去耦電容，不同電容用于不同頻率濾波。
  • I/O 配置 ：不使用的 I/O 引腳配置為輸出低電平，高速數(shù)字 I/O 和通信接口需注意上升 / 下降時(shí)間，可添加 RC 低通濾波器。
  • 屏蔽 ：根據(jù)干擾源類型選擇屏蔽材料，靜電場(chǎng)干擾選高導(dǎo)電屏蔽層，電磁場(chǎng)干擾選高磁導(dǎo)率屏蔽層，減少屏蔽層孔數(shù)量和尺寸，嚴(yán)重時(shí)在 MCU 下方植入接地板并移除插座。
• ESD 保護(hù)的處理預(yù)防措施 ：參考應(yīng)用筆記 AN1181 獲取詳細(xì)程序。
• 固件 ：參考 ST 網(wǎng)站專用應(yīng)用筆記 AN1015。
• EMC 相關(guān)機(jī)構(gòu)的網(wǎng)站鏈接 ：提供 FCC、EIA、SAE、IEC、CENELEC、JEDEC 等機(jī)構(gòu)網(wǎng)站鏈接。

5. 結(jié)論

開(kāi)發(fā)微控制器應(yīng)用時(shí)應(yīng)盡早考慮 EMC 要求，ST 微控制器數(shù)據(jù)手冊(cè)信息有助于選擇元件，需采取硬件和固件預(yù)防措施優(yōu)化 EMC 和系統(tǒng)穩(wěn)定性。

6. EMC設(shè)計(jì)策略進(jìn)行詳細(xì)的整理和總結(jié)

意法半導(dǎo)體微控制器的 EMC 設(shè)計(jì)策略涵蓋敏感性和發(fā)射兩個(gè)方面，旨在提高微控制器在電磁環(huán)境中的穩(wěn)定性和可靠性，同時(shí)降低其對(duì)其他設(shè)備的電磁干擾。以下是對(duì)這些策略的詳細(xì)整理和總結(jié)：

敏感性設(shè)計(jì)策略

• 欠壓復(fù)位（BOR）
  • 功能與原理 ：確保微控制器始終在安全工作區(qū)內(nèi)運(yùn)行。當(dāng) VDD 低于最低工作 VDD 時(shí)，微控制器可能無(wú)法正常工作，而 BOR 電路在 VDD 低于特定閾值（VIT + 或 VIT - ）時(shí)，會(huì)使微控制器進(jìn)入復(fù)位狀態(tài)，以防止不可預(yù)測(cè)行為。例如，當(dāng) VDD 上升時(shí)，低于 VIT + 時(shí)產(chǎn)生復(fù)位；當(dāng) VDD 下降時(shí)，低于 VIT 時(shí)產(chǎn)生復(fù)位。
  • 遲滯特性 ：設(shè)有多個(gè)遲滯級(jí)別，避免微控制器重啟時(shí)發(fā)生振蕩。這有助于穩(wěn)定微控制器的復(fù)位過(guò)程，確保其在電源波動(dòng)時(shí)能正確響應(yīng)。
  • 配置方式 ：電壓閾值可通過(guò)選項(xiàng)字節(jié)配置為低、中或高，以適應(yīng)不同應(yīng)用需求。
  • 復(fù)位引腳狀態(tài) ：在欠壓復(fù)位期間，NRST 引腳保持低電平，允許 MCU 復(fù)位其他器件，同時(shí)也為外部復(fù)位電路提供了一種控制手段。
  • 優(yōu)勢(shì)與應(yīng)用場(chǎng)景 ：BOR 功能使 MCU 在面對(duì)電源干擾時(shí)更加穩(wěn)健，適用于對(duì)穩(wěn)定性要求較高的應(yīng)用場(chǎng)景，且在一定程度上可減少外部復(fù)位硬件的需求。
• 可編程電壓檢測(cè)器（PVD）
  • 功能概述 ：在電源受到外部噪聲干擾時(shí)，提前預(yù)警并采取相應(yīng)措施，確保微控制器行為安全，從而提升 EMS 性能。
  • 閾值與預(yù)警機(jī)制 ：PVD 閾值高于 BOR 值約 200mV，當(dāng) VDD 達(dá)到 PVD 閾值時(shí)，會(huì)生成中斷，通知應(yīng)用軟件采取操作，如準(zhǔn)備關(guān)閉應(yīng)用或執(zhí)行其他安全措施，直到電源恢復(fù)正常。
  • 中斷特性 ：PVD 比較器輸出通過(guò)實(shí)時(shí)狀態(tài)位（PVDO）供應(yīng)用軟件讀取，該位只讀。中斷的產(chǎn)生與電壓上升時(shí)間（trv）有關(guān)，若 trv 不足特定 CPU 周期數(shù)，在達(dá)到 VIT+(PVD) 時(shí)可能不生成中斷；若 trv 足夠長(zhǎng)，根據(jù) PVD 中斷使能的時(shí)機(jī)，可能收到一個(gè)或兩個(gè)中斷。
  • 與 BOR 的協(xié)同工作 ：與 BOR 協(xié)同工作，在電源波動(dòng)時(shí)提供更精細(xì)的控制和保護(hù)，避免微控制器因電源問(wèn)題出現(xiàn)異常。
• I/O 功能和屬性
  • 靜電放電和閂鎖防護(hù)
    • 故障機(jī)制 ：CMOS 集成電路易受高壓靜電影響，可能導(dǎo)致薄氧化層擊穿，造成電流泄漏或短路；同時(shí)，寄生雙極型結(jié)構(gòu)或可控硅整流器（SCR）意外開(kāi)啟會(huì)引發(fā)閂鎖，導(dǎo)致過(guò)熱損壞器件。
    • ST 的應(yīng)對(duì)措施 ：在微控制器設(shè)計(jì)中采用布局和工藝解決方案降低 ESD 和閂鎖影響，并按照內(nèi)部質(zhì)量保證標(biāo)準(zhǔn)對(duì)數(shù)組器件進(jìn)行破壞性測(cè)試，以確保產(chǎn)品可靠性。
  • 保護(hù)接口設(shè)計(jì)
    • 硬件解決方案 ：盡管 ST 微控制器輸入 / 輸出電路已考慮 ESD 和閂鎖問(wèn)題，但在引腳暴露于非法電壓和高電流注入的應(yīng)用中，建議用戶采用低通濾波器和鉗位二極管等硬件解決方案，防止過(guò)載損壞。
    • 不同輸出配置下的注意事項(xiàng)
      • 推挽輸出 ：數(shù)字 I/O 引腳電路包含標(biāo)準(zhǔn)輸入緩沖區(qū)和推挽配置的輸出緩沖區(qū)，輸出緩沖區(qū) MOS 晶體管的二極管結(jié)構(gòu)在非法電壓條件下可能影響引腳行為，同時(shí)附加的 ESD 保護(hù)電路用于保護(hù)邏輯電路，但需注意其在正常工作模式下的影響。
      • 開(kāi)漏輸出 ：某些 I/O 引腳可設(shè)置為開(kāi)漏輸出，此時(shí)需注意外部線路電壓高于 VDD 時(shí)可能通過(guò)二極管注入電流損壞器件，且在多引腳連接同一點(diǎn)時(shí)，應(yīng)合理配置輸出以避免電流爭(zhēng)用。
    • 模擬輸入引腳保護(hù) ：模擬輸入引腳內(nèi)部電路包含數(shù)字 I/O 和模擬復(fù)用器，復(fù)用器晶體管受電源影響，需確保模擬電源和數(shù)字電源輸入電壓值正常，避免意外電流注入導(dǎo)致器件損毀。

發(fā)射設(shè)計(jì)策略

• 內(nèi)部 PLL
  • 時(shí)鐘生成與優(yōu)化 ：部分微控制器內(nèi)置可編程 PLL 時(shí)鐘生成器，可使用標(biāo)準(zhǔn) 3 - 25MHz 晶振獲取多種內(nèi)部頻率（最高幾百 MHz），使微控制器能在使用中等頻率晶振的同時(shí)，獲得高頻率內(nèi)部時(shí)鐘以提升系統(tǒng)性能。
  • 噪聲減少機(jī)制 ：高頻時(shí)鐘源集成在芯片內(nèi)部，減少了 PCB 走線和外部元件帶來(lái)的潛在噪聲發(fā)射，同時(shí) PLL 網(wǎng)絡(luò)對(duì) CPU 時(shí)鐘濾波，可抵御外部短時(shí)脈沖波干擾。
• 通用低功耗方法
  • 低功耗振蕩器選擇
    • 外部源 ：使用外部時(shí)鐘源時(shí)，需用占空比約 50% 的時(shí)鐘信號(hào)（方波、正弦波或三角波）驅(qū)動(dòng) OSC1 引腳，OSC2 引腳接地。
    • 晶振 / 陶瓷振蕩器 ：優(yōu)點(diǎn)是主時(shí)鐘精度高，通過(guò)選項(xiàng)字節(jié)選擇不同頻率范圍的振蕩器，且諧振器和負(fù)載電容應(yīng)靠近振蕩器引腳以減小失真和穩(wěn)定時(shí)間，在復(fù)位階段不停止，以避免啟動(dòng)延遲。
    • 內(nèi)部 RC 振蕩器 ：經(jīng)濟(jì)高效但頻率精度較低，處于個(gè)位數(shù)低 MHz 范圍，兩個(gè)振蕩器引腳接地，不同批次間存在工藝變化差異，部分微控制器有工藝補(bǔ)償（可調(diào)內(nèi)部 RC）可將精度提高到 1%。
  • 內(nèi)部調(diào)壓器（適用低功耗內(nèi)核 MCU）
    • 供電電壓調(diào)節(jié) ：從外部電源為內(nèi)核供電，降低 CPU 供電電壓，減少內(nèi)核帶來(lái)的 EMI。
    • 電源隔離 ：將 CPU 供電與 MCU 外部供電隔離開(kāi)，進(jìn)一步降低電磁干擾。
• 輸出 I/O 電流限制和邊沿時(shí)間控制 ：內(nèi)置輸出緩沖區(qū)，通過(guò)控制切換速度，在噪聲和速度之間實(shí)現(xiàn)平衡，避免切換時(shí)產(chǎn)生寄生振蕩，從而減少電磁發(fā)射。