芯和半導(dǎo)體：國產(chǎn)EDA大有可為

隨著AI、5G、IoT、云計(jì)算等技術(shù)和應(yīng)用的不斷發(fā)展，全球半導(dǎo)體行業(yè)正在加速向2030年的萬億規(guī)模突進(jìn)。然而，要匹配AI大模型算力增長的驚人需求，傳統(tǒng)的摩爾定律的路徑已經(jīng)舉步維艱，半導(dǎo)體行業(yè)急需在——算力、存力、運(yùn)力和電力等方面突破目前的技術(shù)局限，需要通過創(chuàng)新來挖掘新的發(fā)展動(dòng)力。

12月11-12日，第三十屆集成電路設(shè)計(jì)業(yè)展覽會(huì)（ICCAD-Expo 2024）在上海世博展覽館成功舉辦。作為今年國家科技進(jìn)步一等獎(jiǎng)獲得者，芯和半導(dǎo)體在本屆ICCAD盛會(huì)上隆重發(fā)布了為AI時(shí)代打造的“從芯片到系統(tǒng)的全棧集成系統(tǒng)EDA平臺(tái)”，從芯片、封裝、模組、PCB板級、互連到整機(jī)系統(tǒng)，全面賦能AI硬件系統(tǒng)設(shè)計(jì)。

國產(chǎn)EDA大有可為

芯和半導(dǎo)體成立于2010年，公司圍繞“集成系統(tǒng)設(shè)計(jì)”進(jìn)行EDA技術(shù)和產(chǎn)品的戰(zhàn)略布局，開發(fā)由AI人工智能技術(shù)加持的多物理引擎技術(shù)，以“仿真驅(qū)動(dòng)設(shè)計(jì)”的理念，提供從芯片、封裝、模組、PCB板級、互連到整機(jī)系統(tǒng)的全棧集成系統(tǒng)級EDA解決方案，實(shí)現(xiàn)系統(tǒng)內(nèi)各種芯片及硬件的高速高頻互連，以智能聯(lián)接智能。

作為整個(gè)半導(dǎo)體行業(yè)最上游的EDA企業(yè)，芯和半導(dǎo)體通過構(gòu)建“六大EDA設(shè)計(jì)仿真平臺(tái)”，為客戶提供涵蓋高速高頻互連電子系統(tǒng)從設(shè)計(jì)、仿真、測試到驗(yàn)證的全流程設(shè)計(jì)工具。芯和半導(dǎo)體的拳頭產(chǎn)品是Chiplet先進(jìn)封裝EDA平臺(tái)與高速高頻互連EDA平臺(tái)，后者中的射頻系統(tǒng)設(shè)計(jì)項(xiàng)目今年還榮獲了國家科技進(jìn)步一等獎(jiǎng)，創(chuàng)造了國產(chǎn)EDA的歷史。

芯和半導(dǎo)體創(chuàng)始人、總裁代文亮博士介紹：無線射頻涵蓋的頻段很廣，包括太赫茲范圍，包括防撞雷達(dá)77G，還有wifi、ZKD、藍(lán)牙、NFC等，無人機(jī)、汽車都得靠無線來控制，所以無線連接是非常有價(jià)值的。但是無線連接有一個(gè)問題，它的傳輸容易受到干擾，因?yàn)殡姶挪ㄏ嗷ブg會(huì)產(chǎn)生串?dāng)_。我們射頻是跟高速數(shù)字信號是強(qiáng)相關(guān)的。隨著高頻高速信號的應(yīng)用，要做到無線信號之間不相互干擾越來越困難。因?yàn)閮蓚€(gè)數(shù)字信號頻率都很高也很寬，信號和信號之間相互要干擾，甚至于信號還會(huì)影響到地上去。我們通過地，我們叫PG mesh，就是電源地網(wǎng)絡(luò)傳到旁邊的信號線上，來系統(tǒng)性地解決這個(gè)問題，這個(gè)價(jià)值很大，也是我們獲得國獎(jiǎng)?wù)J可的關(guān)鍵。

在目前中美博弈的背景下，中國半導(dǎo)體先進(jìn)工藝受限，關(guān)于EDA領(lǐng)域國產(chǎn)替代，摒棄路徑依賴及路徑分叉，這些話題在本次會(huì)議上討論非常多。

代博士認(rèn)為：中國最大優(yōu)勢在市場，中國14億人口市場足夠，我們場景足夠多，所以我覺得我們做整機(jī)優(yōu)勢非常明顯。我的工藝可能不是那么完美的，但從STCO系統(tǒng)技術(shù)協(xié)同優(yōu)化的角度，從系統(tǒng)整機(jī)架構(gòu)去優(yōu)化我的設(shè)計(jì)，包括通訊協(xié)議標(biāo)準(zhǔn)，有機(jī)會(huì)在整個(gè)系統(tǒng)全局的層面提供更優(yōu)的性能。目前行業(yè)里普遍看好的是Chiplet三維芯片系統(tǒng)，Chiplet的優(yōu)勢之一就是高集成度，除了計(jì)算芯片，它還可以把毫米波放進(jìn)來，把硅光放進(jìn)來，把存儲(chǔ)放進(jìn)來，實(shí)現(xiàn)感知、計(jì)算、存儲(chǔ)和傳輸一體化的需求，受工藝的限制程度也可以降低。Chiplet系統(tǒng)也許面積會(huì)大一點(diǎn)，主要是把散熱搞好，包括供電等，但只要最底層的一些模型、標(biāo)準(zhǔn)都搞好，我覺得從STCO的角度可能更容易做到創(chuàng)新突破。當(dāng)然SoC也是要做的，要并駕齊驅(qū)。

“Chiplet系統(tǒng)的最終實(shí)現(xiàn)高度依賴于先進(jìn)封裝技術(shù)。目前先進(jìn)封裝中國大陸這邊還稍顯落后，需要先進(jìn)的EDA來支撐。先進(jìn)封裝發(fā)展的機(jī)會(huì)點(diǎn)很多，例如：通過2.5D到3D的近存或者存內(nèi)計(jì)算，來支撐整個(gè)Chiplet系統(tǒng)的大算力輸出。另外，我認(rèn)為應(yīng)該從協(xié)議標(biāo)準(zhǔn)、通訊這些底層去做一些原創(chuàng)性的東西，很多場景化的AI芯片已經(jīng)開始走定制化道路，像特斯拉它的算力芯片并不是通用芯片，它自己優(yōu)化了很多算法在里面?！贝┦空f，“我覺得Chiplet先進(jìn)封裝可以百家爭鳴，EDA公司也要做好托舉工作。比如以前我們做EDA，從來不去考慮什么風(fēng)吹、液冷，現(xiàn)在做大算力芯片，它全是液冷里面去做了。所以很多應(yīng)用場景已經(jīng)發(fā)生了變化，我們EDA一定要有自己的獨(dú)特設(shè)計(jì)，這也是我們一個(gè)很好的機(jī)遇?，F(xiàn)在我們有些地方被限制，我們可以在其他的地方花更多的精力來做事?！?/p>

推動(dòng)國內(nèi)Chiplet生態(tài)圈的發(fā)展

芯和半導(dǎo)體過去幾年通過與Chiplet生態(tài)圈的合作伙伴共同開發(fā)，已經(jīng)形成了完整的端到端的多物理場仿真EDA平臺(tái)，專為賦能AI時(shí)代的硬件系統(tǒng)而準(zhǔn)備。參考英偉達(dá)的案例，這個(gè)平臺(tái)從芯片、封裝、到板卡、機(jī)柜，乃至到最終的集群，芯和半導(dǎo)體都布局了豐富的應(yīng)用和EDA工具。

芯和半導(dǎo)體技術(shù)市場總監(jiān)黃曉波博士于12日在ICCAD論壇中發(fā)表了題為《EDA使能大算力Chiplet集成系統(tǒng)先進(jìn)封裝設(shè)計(jì)》的主題演講，深入探討了當(dāng)前大算力芯片Chiplet設(shè)計(jì)的典型應(yīng)用，結(jié)合實(shí)際案例闡述Chiplet新的設(shè)計(jì)流程與多物理場仿真EDA方案，解決信號完整性、電源完整性、熱及應(yīng)力等方面的問題，助力用戶加速Chiplet集成系統(tǒng)的開發(fā)與優(yōu)化。

Chiplet異構(gòu)集成是先進(jìn)封裝的發(fā)展趨勢。芯和半導(dǎo)體于2021年全球首發(fā)了3DIC Chiplet 先進(jìn)封裝系統(tǒng)設(shè)計(jì)分析全流程EDA平臺(tái)，通過不斷選代，已被全球多家芯片設(shè)計(jì)公司采納，用于設(shè)計(jì)下一代面向人工智能、數(shù)據(jù)中心、汽車電子和AR/VR市場的高性能計(jì)算芯片，包括CPU/GPU/NPU等領(lǐng)域，并有力推動(dòng)和完善了國內(nèi)Chiplet產(chǎn)業(yè)鏈的生態(tài)建設(shè)。

未來芯和半導(dǎo)體將繼續(xù)深耕EDA領(lǐng)域，推動(dòng)國內(nèi)Chiplet生態(tài)圈的發(fā)展，以集成系統(tǒng)設(shè)計(jì)賦能AI發(fā)展。

（半導(dǎo)體芯科技 趙雪芹報(bào)道）

審核編輯 黃宇