先進(jìn)封裝技術(shù)-16硅橋技術(shù)(上)

先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 1 混合鍵合技術(shù)(上)

先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 2 混合鍵合技術(shù)(下)

先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 3 Chiplet 異構(gòu)集成(上)

先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 4 Chiplet 異構(gòu)集成(下)

先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 5 TSV 異構(gòu)集成與等效熱仿真

先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 6 扇出型晶圓級(jí)封裝（FOWLP）

先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 7 扇出型板級(jí)封裝（FOPLP）

先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 8 3D封裝與TSV技術(shù)

先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 9 堆疊封裝（PoP）技術(shù)

先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 10 2.5D封裝與異構(gòu)集成技術(shù)

先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 11 SiP 系統(tǒng)級(jí)封裝

先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 12 表面貼裝技術(shù) SMT

先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 13 倒裝封裝 Flip Chip

先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 14 光電共封技術(shù)(CPO) (上）

先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 15 光電共封技術(shù)(CPO) (下）

隨著摩爾定律逐漸逼近物理尺寸的極限，業(yè)界不斷探索著新的技術(shù)方案。前道的芯片設(shè)計(jì)和晶圓制造廠商不再單純追求通過先進(jìn)制程實(shí)現(xiàn)芯片內(nèi)晶體管密度的增加，而是逐漸提倡從系統(tǒng)端出發(fā)，將復(fù)雜集成功能的芯片分解，形成某一特定功能的模塊化小芯片，通過先進(jìn)封裝技術(shù)將這些小芯片實(shí)現(xiàn)高密度互連與集成，也就是chiplet技術(shù)。

Chiplet 技術(shù)設(shè)計(jì)的核心思想是先“分”后“合”，即先將單芯片中的功能塊拆分出來，再通過先進(jìn)封裝模塊將其集成為大的單芯片。

“分” 可解決怎么把大規(guī)模芯片拆分好的問題，其中架構(gòu)設(shè)計(jì)是分的關(guān)鍵（需要考慮訪問頻率、緩存一致性等）。

“合” 是指將功能比較重要的部分合成在一顆芯片上，其中先進(jìn)封裝是合的關(guān)鍵（需要考慮功耗、散熱、成本等）。

使用 Chiplet 技術(shù)的大芯片一定是“分”與“合”共同作用的產(chǎn)物。采用 Chiplet 技術(shù)通常有以下 4 個(gè)優(yōu)勢：

芯片可分解成特定模塊。這可使單個(gè)芯片變得更小并可選擇合適的工藝，以提高工藝良率，擺脫制造工藝的限制，降低成本。

Chiplet 小芯片可被視為固定模塊，并可在不同產(chǎn)品中進(jìn)行復(fù)用，具有較高的靈活性。這不僅可以加快芯片的迭代速度，還能提高芯片的可擴(kuò)展性。

Chiplet可以集成多核，能夠滿足高效能運(yùn)算處理器的需求。

相較于更先進(jìn)的半導(dǎo)體工藝制程，Chiplet的綜合成本更低，收益更高。

Chiplet 和集成封裝之間的主要區(qū)別在于，Chiplet是一種芯片設(shè)計(jì)方法，而集成封裝是一種芯片封裝方法。Chiplet 集成封裝技術(shù)主要有 4 種封裝方式：

多芯片封裝，該技術(shù)通過將芯片并排放置在有機(jī)基板上來實(shí)現(xiàn)芯片間的通信；

利用硅橋?qū)崿F(xiàn)芯片互連，并將硅橋嵌入到封裝基板中；

使用硅中介層連接芯片并進(jìn)行重布線，再將硅中介層封裝到基板上；

使用扇出型中介層進(jìn)行重布線，僅在芯片連接處使用硅橋進(jìn)行互連。

其中，硅橋技術(shù)通過在特定位置埋入帶有多層 RDL 的小型橋連芯片，實(shí)現(xiàn)了 2 個(gè)芯片的電氣連接，硅橋作為高密度互連基板制造的關(guān)鍵組成部分，有效降低了制造成本。

2011 年，臺(tái)積電為賽靈思打造一顆 28nm工藝的 FPGA 芯片，受工藝和良率影響，臺(tái)積電巧妙的將一個(gè)大尺寸 FPGA 芯片分成 4 顆較小的 FPGA 芯片，如下圖所示，芯片間的互連以及芯片與基板的互連通過硅轉(zhuǎn)接板完成，該技術(shù)也就是現(xiàn)今如火如荼的 2.5D TSV 硅中介層轉(zhuǎn)接技術(shù)(CoWoS)。CoWoS 的出現(xiàn)有效解決了多芯片間高密度、短距離的互連問題，但也大大提高了封裝集成工藝成本。為解決硅轉(zhuǎn)接板帶來的成本問題，橋接技術(shù)出現(xiàn)在了大眾視野中。

首先，目前芯粒異構(gòu)集成需求中，芯粒間高密度互連涉及的信號(hào)區(qū)域通常為很小的局域的范圍，沒有必要在整個(gè)基板或者轉(zhuǎn)接板上開發(fā)精細(xì)化布線技術(shù)。其次，通過橋接互連能滿足互連密度需求，且橋接載體的制造工藝相較于 TSV 轉(zhuǎn)接板制造工藝較簡單，成本較低，工藝更靈活。

橋接的載體可以是剛性的也可以是柔性的，剛性橋接技術(shù)最為知名的也就是英特爾提出的嵌入式多芯片互連橋接技術(shù)(EMIB)，高精度布線通過前道工藝在硅載體上制備，形成剛性的硅橋芯片。

柔性橋接就是把再布線通過環(huán)氧樹脂材料進(jìn)行包裹，SUN Microsystems 于 2004 年提交了第一個(gè)柔性電橋?qū)＠暾?qǐng) US 2006/0095639 A1，但是柔性橋接載體與芯粒的組裝難度遠(yuǎn)大于剛性橋接，實(shí)用性不佳。

Intel’s Embedded Multi-die Interconnect Bridge (EMIB)

英特爾提出的 EMIB 技術(shù)核心思想就是通過硅橋芯片上局域高密度布線解決傳統(tǒng)基板布線密度不足問題。EMIB 技術(shù)相較于臺(tái)積電的CoWoS 和安靠的 SLIM 技術(shù)，其關(guān)鍵的優(yōu)勢在于沒有轉(zhuǎn)接板帶來的制造成本、工藝制造以及尺寸限制的問題。首先硅橋作為預(yù)制件可以通過前、中道工藝制備高密度布線，相較于硅轉(zhuǎn)接板需要額外配套高深寬比打孔、金屬填充等工藝，其工藝成本和技術(shù)難度較低。其次硅轉(zhuǎn)接板或者扇出型封裝受到材料本身強(qiáng)度的限制，尺寸無法做大，因此限制了芯粒的尺寸以及封裝后的尺寸。最后 EMIB 技術(shù)的開發(fā)基于標(biāo)準(zhǔn)有機(jī)基板工藝，沒有額外引入新的技術(shù)，開發(fā)難度相對(duì)較低。

EMIB 技術(shù)方案基于標(biāo)準(zhǔn)有機(jī)基板制備工藝，但其核心挑戰(zhàn)在于如何精確完成盲孔與硅橋芯片焊盤間的對(duì)準(zhǔn)，其難點(diǎn)主要包括：硅橋貼裝精度、基板與硅橋之間裝片孔洞、硅橋偏移、盲孔成型等。英特爾在對(duì)準(zhǔn)精度控制提升、芯片粘接膜(DAF)材料選擇設(shè)計(jì)、硅橋翹曲控制、硅橋包封保護(hù)以及工藝整合方面都做到了精益求精，最終能夠完成 EMIB 技術(shù)的完美實(shí)現(xiàn)。

EMIB 技術(shù)方案已在 Stratix10 FPGA 系列產(chǎn)品上得到應(yīng)用驗(yàn)證，滿足產(chǎn)品對(duì)高密度、大帶寬、高性能以及成本控制等一系列產(chǎn)品需求。EMIB 本質(zhì)上屬于二維集成封裝技術(shù)，除了 EMIB 先進(jìn)封裝技術(shù)外，英特爾還推出了面向三維異構(gòu)集成芯片堆疊的基于有源硅板載的 Foveros 技術(shù)，能適用于小尺寸產(chǎn)品或?qū)?nèi)存帶寬要求更高的產(chǎn)品。

IBM’s Direct Bonded Heterogeneous Integration (DBHi)

IBM 提出的基于硅橋芯片互連的先進(jìn)封裝技術(shù)為基于直接鍵合的異構(gòu)集成技術(shù)(DBHi)，與英特爾 EMIB 硅橋與芯片分開組裝的方案不同，IBM 的 DBHi 技術(shù)將硅橋與芯粒直接鍵合形成預(yù)制件，然后將組裝好的芯片預(yù)制件與基板再次進(jìn)行封裝。

DBHi技術(shù)有以下3 個(gè)特點(diǎn):

硅橋與芯片先進(jìn)行組裝，形成芯片-硅橋預(yù)制件，因此硅橋不會(huì)完全被包封；

硅橋和芯片上分別采用了兩種結(jié)構(gòu)的凸點(diǎn)，硅橋上生長了 C2 銅柱凸點(diǎn)，芯片上生長了 C2 球狀凸點(diǎn)以及焊盤，區(qū)別于 EMIB 在單顆芯片上采用了兩種凸點(diǎn)的方式;

基板頂層存在空腔，該空腔的空間僅用于放置硅橋芯片；

IBM 提供了一種與 EMIB 和嵌入環(huán)氧樹脂材料方案不同的思路。無論是硅橋與有機(jī)基板融合的 EMIB 技術(shù)，還是硅橋與扇出型封裝結(jié)合的技術(shù)，硅橋芯片都是內(nèi)嵌在基板或者轉(zhuǎn)接板層內(nèi)，是被完全包封的狀態(tài)，并且需要在硅橋上額外制作線路層完成芯片間的互連，而 DBHi 技術(shù)中硅橋直接與芯片互連，硅橋只需要通過底填的方式進(jìn)行保護(hù)。

Universal Chiplet Interconnect Express (UCIe)

2022年3月2日，英特爾牽頭的通用芯?；ミB技術(shù)(UCIe)行業(yè)聯(lián)盟宣布成立，UCIe 董事會(huì)和領(lǐng)導(dǎo)層包括創(chuàng)始成員 ASE、AMD、Arm、Google Cloud、Intel、Meta、Microsoft、Qualcomm、Samsung和臺(tái)積電，以及新當(dāng)選的成員阿里巴巴和 NVIDIA。

UCIe 推薦了標(biāo)準(zhǔn)封裝和先進(jìn)封裝兩類集成技術(shù)方案以此滿足不同芯粒的集成需求，如下圖所示，芯粒的標(biāo)準(zhǔn)封裝通過高密度有機(jī)基板實(shí)現(xiàn)互連，先進(jìn)封裝則是通過硅基載體實(shí)現(xiàn)互連，其中硅基載體可以是硅轉(zhuǎn)接板，對(duì)應(yīng)臺(tái)積電的 CoWoS 技術(shù)，也可以是硅橋芯片，對(duì)應(yīng)英特爾的 EMIB 和日月光的 FoCoS-Bridge 技術(shù)。

2023年2月13日，中國科學(xué)院計(jì)算技術(shù)研究所牽頭的《小芯片接口總線技術(shù)要求》正式發(fā)布，在該要求中，硅橋互連技術(shù)同樣是芯粒集成的推薦方案之一，與 UCIe 略有區(qū)別的是硅橋與扇出型封裝進(jìn)行了結(jié)合。