0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

新思科技Foundation IP:AI芯片低功耗設計必選項

新思科技 ? 來源:新思科技 ? 2024-11-29 11:46 ? 次閱讀

人工智能AI)近年來已廣泛應用,并迅速成為一項具有變革性的技術。AI依托于機器學習(ML)算法,而這些算法需要強大的計算能力。傳統(tǒng)上,開發(fā)者們依賴圖形處理器GPU)來運行這些ML算法。GPU最初為圖形渲染而設計,但已證明在執(zhí)行人工智能所需的矩陣和向量運算方面非常有效。然而,AI硬件領域的格局正在經歷巨大變革。計算需求的日益復雜和對能效提升的需求促使一些專注于特定領域AI處理器的初創(chuàng)公司涌現(xiàn)。這些公司開發(fā)的AI處理器針對ML算法進行了架構優(yōu)化,與通用GPU相比,它們的性能功耗比顯著提高。

隨著AI技術的不斷發(fā)展,對更強計算能力和更高能效的需求將持續(xù)上升。根據(jù)Semianalysis的分析,預計到2028年,AI數(shù)據(jù)中心的電力需求將超過非AI數(shù)據(jù)中心,占全球數(shù)據(jù)中心總電力消耗的一半以上,而目前這一比例還不到20%。

2d93837e-aca9-11ef-93f3-92fbcf53809c.png

▲圖1AI數(shù)據(jù)中心和非AI數(shù)據(jù)中心的電力需求

數(shù)據(jù)中心行業(yè)正在努力減輕電力負荷,逐步摒棄傳統(tǒng)的空氣冷卻方式,轉而采用成本較高但效果顯著的液冷技術。然而,單靠外部冷卻技術的進步遠遠不夠。為了應對不斷攀升的電力需求,人工智能硬件開發(fā)商還需在系統(tǒng)設計層面進行創(chuàng)新,深入挖掘全面的電力優(yōu)化策略。

新思科技Foundation IP如何推動低功耗開發(fā)

在設計系統(tǒng)級芯片(SoC)時,開發(fā)者可以在設計的不同階段,包括架構層次、實現(xiàn)層次以及底層技術層次,進行功耗優(yōu)化。新思科技Foundation IP能夠助力開發(fā)者針對這些關鍵領域進行優(yōu)化。SoC的功耗主要源于電路切換引起的動態(tài)功耗以及漏電(或稱靜態(tài))功耗。動態(tài)功耗在處理器執(zhí)行指令任務時產生,與CV2f成正比,這里的C代表開關電容,V為工作電壓,f是電路時鐘頻率。無論處理器處于空閑還是活躍狀態(tài),漏電功耗都會發(fā)生,并且隨閾值電壓晶體管尺寸和溫度而變化。在架構層面,通過采用電源門控、動態(tài)電壓頻率調整(DVFS)等電源管理技術來降低整體功耗。在實現(xiàn)和工藝技術層面,通過設計優(yōu)化以及對邏輯單元和嵌入式存儲器操作條件的精細管理,直接影響功耗。讓邏輯單元和存儲器在維持所需性能的前提下盡可能在更低電壓下工作,同時通過專門設計的單元減少活躍節(jié)點上的電容,這些都能顯著促進功耗的降低。

新思科技憑借多代Foundation IP優(yōu)化積累的深厚經驗和強大能力,在AI SoC的功耗優(yōu)化中扮演著關鍵角色。新思科技Foundation IP提供的先進解決方案包括經過硅驗證的高度優(yōu)化的邏輯庫、通用輸入輸出(GPIO)及嵌入式存儲器。新思科技的邏輯庫和IO與新思科技的電子設計自動化(EDA)工具協(xié)同優(yōu)化,充分利用工藝技術的優(yōu)勢,以實現(xiàn)功耗、性能和面積(PPA)的最佳平衡。新思科技的存儲器集成了針對機器學習算法的關鍵特性,為AI芯片帶來了顯著的面積及功耗節(jié)省。

2da1772c-aca9-11ef-93f3-92fbcf53809c.png

▲圖2端到端的能效設計流程

讓我們深入探討新思科技Foundation IP如何幫助降低功耗,特別是針對AI處理器。

針對AI處理器的專用邏輯單元與新思科技存儲器的間距匹配

在AI處理器中,無論是訓練還是推理任務,大量的計算活動(70-90%或更多)都致力于乘累加(MAC)操作,這是矩陣乘法和卷積的基礎。新思科技提供的邏輯庫包含了專為AI處理器設計的復雜邏輯,支持MAC功能。這些單元具備如融合乘加能力等特性,有助于減少設計的凈長度和整體電容,從而顯著降低動態(tài)功耗。對于AI芯片而言,集成高效能存儲器同樣重要。在機器學習模型中,特別是在推理任務中,參數(shù)權重存儲在存儲器中,并頻繁被MAC單元訪問以進行計算(見圖3)。新思科技提供了與MAC單元間距匹配的嵌入式存儲器。這意味著存儲器和邏輯單元的物理布局在尺寸和間距上進行了協(xié)同優(yōu)化。這種集成設計策略帶來了更短的互連,某些應用中已證明能減少33%的功耗。

2dc3665c-aca9-11ef-93f3-92fbcf53809c.png

▲圖3(a)MAC單元框圖(b)MAC單元的存儲器讀寫

可定制的超低電壓庫

在先進技術中,設計在超低供電電壓下運行的芯片,特別是在0.5V以下,極具挑戰(zhàn)性,需要非常細致的設計和驗證。然而,使用低供電電壓的功耗效益可能是巨大的,因為降低電壓會對動態(tài)功耗產生二次方減少效應。AI處理器通常依賴于巨大的并行性來提高性能,不需要在高頻下運行。它們特別可以從使用超低電壓庫中受益。新思科技通過其可定制的超低電壓邏輯庫支持低功耗芯片設計。這些庫基于高質量和詳盡的驗證,采用先進的表征技術,在廣泛的工藝、電壓和溫度(PVT)條件下進行測試。低電壓帶來的挑戰(zhàn)包括降低的噪聲裕度和對制造變異的敏感性增加。隨著供電電壓的降低,信號改變電路下一階段狀態(tài)的能力減弱。這可能導致信號更像脈沖,通過電路傳播的時間更長。這種延遲可能會影響電路的關鍵時序方面,包括建立時間和保持時間。為了解決這個問題,開發(fā)者應考慮額外的因素,如軌到軌脈沖檢查、針對芯片內變異(OCV)的額外時序裕度、保持時序的高西格瑪要求以及時鐘偏斜建議。新思科技Foundation IP的開發(fā)者在開發(fā)單元時會考慮到這些變異,單元會經過高西格瑪蒙特卡羅模擬以進行穩(wěn)健性驗證,而謹慎使用基于矩的庫變異格式(LVF)允許對制造變異的概率特性進行精確和詳細的建模

2dca1830-aca9-11ef-93f3-92fbcf53809c.png

▲圖4低供電電壓導致的片上變異復雜性提升

具有分數(shù)驅動強度的邏輯單元

具有更高驅動強度的邏輯單元消耗更多功耗,并且由于其更大的晶體管而傾向于有更高的漏電。對于非關鍵路徑,已經通過使用高閾值電壓(VT)單元進行了功耗優(yōu)化,可以通過使用具有分數(shù)驅動強度的單元來進一步降低功耗。新思科技邏輯庫組合包括一系列這樣的分數(shù)驅動強度單元,包括驅動強度小于一的單元。

功耗優(yōu)化套件

為了增強功耗節(jié)省,新思科技在其標準單元平臺中提供了功率優(yōu)化套件(POK)。該套件包括各種專用邏輯單元,旨在實現(xiàn)先進的電源管理技術。這包括幫助減少靜態(tài)功耗的電源開關和隔離單元,通過在不需要時啟用塊關閉。該套件還包括電平轉換器,通過允許不同塊根據(jù)其性能要求在不同的電壓下運行,協(xié)助動態(tài)功耗降低。此外,POK還具有多比特版本的隔離單元、保持觸發(fā)器和電平轉換器,有助于減少凈長度和整體單元面積。

超低漏電IO

在具有AI芯片的SoC中,雖然片上組件在低電壓下運行,但這些需要連接到在更高電壓下運行的片外組件。設計支持如此電壓范圍的GPIO極具挑戰(zhàn)性,大多數(shù)公司轉而使用電平轉換器,給設計增加了不必要的面積和功耗。新思科技提供了一套全面的超低漏電IO,支持低至0.5V的電壓。這些相同的IO還支持1.8V IO供電,提高整體系統(tǒng)可靠性。具有AI芯片的SoC也更大,需要嚴格的靜電放電(ESD)保護標準。新思科技提供的IO解決方案包括強大的ESD保護,能夠處理高達CDM 7A的電流。這轉化為更高效、可靠和具有成本效益的AI SoC設計。

非易失性存儲器和基于鎖存的存儲器

新思科技提供了一系列先進的內存解決方案,包括嵌入式磁阻隨機存取存儲器(MRAM)和電阻隨機存取存儲器(RRAM),它們提供的密度顯著高于傳統(tǒng)的SRAM。對于以讀取為主的應用,例如存儲訓練數(shù)據(jù),用MRAM或RRAM替換SRAM或片外DRAM可以顯著提高系統(tǒng)級PPA。這些非易失性存儲器(NVM)減少了硅面積和所需組件的數(shù)量。此外,由于它們不需要恒定功率來維持其數(shù)據(jù)狀態(tài)──與DRAM不同──它們消除了頻繁刷新周期的需要,從而降低了靜態(tài)功耗并減少了漏電流。新思科技還提供基于鎖存的存儲器,為較小的內存實例節(jié)省了大量面積。這些對于特定的AI功能特別有用,如激活和池化,這些功能需要許多小的內存實例。此外,新思科技提供了專門的多端口存儲器,能夠同時處理多個內存訪問請求,有助于緩解內存瓶頸并提高整體性能。

存儲器中的稀疏性和轉置支持

在許多機器學習模型中,要計算的數(shù)據(jù)中有相當一部分是零值字,可以在讀/寫操作期間跳過以節(jié)省功率。為了利用這種數(shù)據(jù)稀疏性,新思科技在其存儲器中引入了一項名為WAZ(Word All Zero)的創(chuàng)新功能。該功能通過檢測并跳過零值,可以將功耗降低高達60%。此外,新思科技開發(fā)了一種在存儲器中以轉置格式存儲數(shù)據(jù)的方法。這意味著矩陣元素在存儲器中對齊,以匹配其在計算期間的訪問模式。結果,矩陣操作執(zhí)行更快,節(jié)省了能源,提高了整體效率。

總結

隨著應用需求與AI技術的持續(xù)演進,開發(fā)具備強大計算能力且高效節(jié)能的AI處理器已成為普遍需求。傳統(tǒng)的基于GPU架構以及新興的優(yōu)化AI架構正將能效推向極致。傳統(tǒng)上為CPU及早期GPU優(yōu)化的庫和存儲器方案,已難以滿足當下AI SoC設計嚴苛且特定的需求。作為基礎IP領域的佼佼者,新思科技憑借二十余年的創(chuàng)新歷程,始終致力于最優(yōu)PPA的研發(fā),持續(xù)推出專業(yè)解決方案,以滿足半導體行業(yè)不斷變化且極具挑戰(zhàn)的設計需求。在強大的研發(fā)團隊與技藝精湛的應用工程師共同支持下,新思科技發(fā)揮其在邏輯庫、IO及嵌入式存儲器領域的深厚專長,提供獨具特色的可調解決方案,全面提升AI芯片的性能范疇。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    19286

    瀏覽量

    229852
  • 存儲器
    +關注

    關注

    38

    文章

    7492

    瀏覽量

    163842
  • AI
    AI
    +關注

    關注

    87

    文章

    30896

    瀏覽量

    269107
  • 人工智能
    +關注

    關注

    1791

    文章

    47279

    瀏覽量

    238510

原文標題:新思科技Foundation IP:AI芯片低功耗設計必選項

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    低功耗SOC芯片的優(yōu)勢

    在現(xiàn)代電子設備中,低功耗SOC芯片扮演著越來越重要的角色。它們不僅提高了設備的能效,還為小型化、高性能和成本效益提供了可能。 1. 能效比的提升 低功耗SOC芯片的設計核心在于優(yōu)化能效
    的頭像 發(fā)表于 10-31 14:52 ?490次閱讀

    柵極驅動芯片選型低功耗原因

    柵極驅動芯片選型時考慮低功耗的原因主要有以下幾點: 1. 降低系統(tǒng)能耗 低功耗的柵極驅動芯片能夠顯著降低整個系統(tǒng)的待機功耗,這對于需要長時間
    的頭像 發(fā)表于 09-18 09:20 ?440次閱讀

    思科技發(fā)布全球領先的40G UCIe IP,助力多芯片系統(tǒng)設計全面提速

    思科技40G UCIe IP 全面解決方案為高性能人工智能數(shù)據(jù)中心芯片中的芯片芯片連接提供全球領先的帶寬 摘要: 業(yè)界首個完整的 40G
    發(fā)表于 09-10 13:45 ?416次閱讀

    思科技7月份行業(yè)事件

    思科技宣布推出面向英特爾代工EMIB先進封裝技術的可量產多裸晶芯片設計參考流程,該流程采用了Synopsys.ai EDA全面解決方案和新思科I
    的頭像 發(fā)表于 08-12 09:50 ?593次閱讀

    思科技PCIe 7.0驗證IP(VIP)的特性

    在近期的博文《新思科技率先推出PCIe 7.0 IP解決方案,加速HPC和AI等萬億參數(shù)領域的芯片設計》中,新思科技宣布推出綜合全面的PCI
    的頭像 發(fā)表于 07-24 10:11 ?700次閱讀
    新<b class='flag-5'>思科</b>技PCIe 7.0驗證<b class='flag-5'>IP</b>(VIP)的特性

    思科技攜手英特爾推出可量產Multi-Die芯片設計解決方案

    思科技(Synopsys)近日宣布推出面向英特爾代工EMIB先進封裝技術的可量產多裸晶芯片設計參考流程,該流程采用了Synopsys.ai EDA全面解決方案和新思科
    的頭像 發(fā)表于 07-16 09:42 ?573次閱讀

    思科技面向英特爾代工推出可量產的多裸晶芯片設計參考流程,加速芯片創(chuàng)新

    3DIC Compiler協(xié)同設計與分析解決方案結合新思科IP,加速英特爾代工EMIB技術的異構集成 摘要: 新思科技人工智能(AI)驅動型多裸晶
    發(fā)表于 07-09 13:42 ?786次閱讀

    思科技推出業(yè)界首款PCIe 7.0 IP解決方案

    PCIe 7.0 IP解決方案,加速萬億參數(shù)領域的芯片設計 新思科技推出業(yè)界首款完整的PCIe 7.0 IP解決
    的頭像 發(fā)表于 06-29 15:13 ?632次閱讀

    思科技發(fā)布PCIe 7.0 IP解決方案,賦能AI與HPC前沿設計

    在全球芯片設計領域,新思科技(Synopsys)再次展現(xiàn)了其技術領先的實力。近日,公司宣布推出業(yè)界首款完整的PCIe 7.0 IP解決方案,這一重大創(chuàng)新為芯片制造商在處理計算密集型
    的頭像 發(fā)表于 06-25 10:12 ?570次閱讀

    思科技推出業(yè)界首款PCIe 7.0 IP解決方案

    思科技(Synopsys)近日宣布,推出業(yè)界首款完整的PCIe 7.0 IP解決方案,包括控制器、IDE安全模塊、PHY和驗證IP。該解決方案可以助力芯片制造商滿足計算密集型
    的頭像 發(fā)表于 06-25 09:46 ?509次閱讀

    TIDA-010053-使用原電池的智能儀表無線模塊低功耗選項 PCB layout 設計

    電子發(fā)燒友網站提供《TIDA-010053-使用原電池的智能儀表無線模塊低功耗選項 PCB layout 設計.pdf》資料免費下載
    發(fā)表于 05-13 14:22 ?0次下載
    TIDA-010053-使用原電池的智能儀表無線模塊<b class='flag-5'>低功耗</b><b class='flag-5'>選項</b> PCB layout 設計

    OTP低功耗語音芯片的工作原理與產品特性

    OTP低功耗語音芯片的工作原理:在于其獨特的電路設計以及先進的制程技術。該芯片采用了先進的低功耗設計策略,包括低漏電晶體管、動態(tài)電壓調整以及智能休眠模式等,確保在保持高性能的同時實現(xiàn)
    的頭像 發(fā)表于 04-30 08:06 ?624次閱讀
    OTP<b class='flag-5'>低功耗</b>語音<b class='flag-5'>芯片</b>的工作原理與產品特性

    思科技與英特爾深化合作,以新思科IP和經Intel 18A工藝認證的EDA流程加速先進芯片設計

    ?芯片制造商與EDA解決方案和廣泛的IP組合緊密合作, 能夠提升產品性能并加快上市時間 摘要: 新思科技數(shù)字和模擬EDA流程經過認證和優(yōu)化,針對Intel 18A工藝實現(xiàn)功耗、性能和面
    發(fā)表于 03-05 10:16 ?358次閱讀

    采用芯原NPU IPAI芯片已在全球出貨超過1億顆

    防監(jiān)控、服務器、汽車電子、智能手機、平板電腦、智慧醫(yī)療等10個市場領域。在過去七年里,芯原在嵌入式AI/NPU領域全球領先,其NPU IP已被72家客戶用于上述市場領域的128款AI芯片
    的頭像 發(fā)表于 02-29 10:26 ?462次閱讀

    思科技VC LP Advanced靜態(tài)低功耗驗證解決方案

    對于當今的移動高性能系統(tǒng)而言,低功耗設計至關重要。低功耗設計能夠延長電池續(xù)航時間、降低能源成本,為消費者打造更出色的無縫體驗,具有更好的可持續(xù)性。
    的頭像 發(fā)表于 02-22 09:56 ?856次閱讀
    新<b class='flag-5'>思科</b>技VC LP Advanced靜態(tài)<b class='flag-5'>低功耗</b>驗證解決方案