0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

柵氧化層工藝的制造流程

Semi Connect ? 來源:Semi Connect ? 2024-11-05 15:37 ? 次閱讀

與亞微米工藝類似,柵氧化層工藝是通過熱氧化形成高質(zhì)量的柵氧化層,它的熱穩(wěn)定性和界面態(tài)都非常好。

1)清洗。將晶圓放入清洗槽中清洗,得到清潔的表面。因?yàn)楹竺嬉坏拦ば蚴巧L柵氧化層,對氧化膜的質(zhì)量要求非常高,不能有缺陷,所以生長氧化硅前再過一道酸槽清除自然氧化層,同時(shí)熱氧化生長的柵氧化層厚度會(huì)更精確。

2)生長厚柵氧化層。利用爐管熱氧化生長一層厚的二氧化硅柵氧化層,溫度為850°C左右。先用濕氧氧化法,通入H2和O2的混合氣體,然后用干氧氧化法,通入高純度的氧氣使硅氧化。干氧生長的氧化物結(jié)構(gòu)、質(zhì)地和均勻性均比濕氧生長的氧化物好,但用濕氧形成的氧化物的TDDB比較長。圖4-170所示為生長厚柵氧化層后的剖面圖。

3)厚柵氧光刻處理。通過微影技術(shù)將厚柵氧掩膜版上的圖形轉(zhuǎn)移到晶圓上,形成中壓器件柵氧化層的圖案,保留中壓器件區(qū)域的光刻膠。AA作為厚柵氧光刻曝光對準(zhǔn)。圖4-39所示為電路的版圖,工藝的剖面圖是沿 AA'方向,圖4-171 所示為厚柵氧光刻的剖面圖,圖4-172 所示為厚柵氧顯影的剖面圖。

4)測量厚柵氧光刻套刻,收集曝光之后的厚柵氧光刻與 AA的套刻數(shù)據(jù)。

5)檢查顯影后曝光的圖形。

6)濕法刻蝕去除低壓器件區(qū)域氧化層。通過濕法刻蝕去掉低壓器件區(qū)域的氧化層,留下中壓器件區(qū)域的柵氧。圖4-173所示為去除低壓器件區(qū)域氧化層的剖面圖。

7)去光刻膠。通過干法刻蝕和濕法刻蝕去除光刻膠。圖4-174所示為去除光刻膠后的剖面圖。

8)清洗。將晶圓放入清洗槽中清洗,得到清潔的表面,防止表面的雜質(zhì)在生長薄柵氧化層時(shí)影響氧化層的質(zhì)量。

9)生長薄柵氧化層。利用爐管熱氧化生長一層薄的二氧化硅柵氧,溫度為800°C左右,先用濕氧氧化法,通入H2和O2的混合氣體,然后用干氧氧化法,通入高純度的氧氣使硅氧化。該步驟為低壓器件的柵氧,中壓器件的柵氧就是兩次所生長的柵氧,但不是相加,因?yàn)橛醒趸瘜痈采w的區(qū)域和沒有氧化層覆蓋的區(qū)域柵氧的生長速率是不一樣的。圖4-175所示為生長薄柵氧和厚柵氧的剖面圖。

787633c4-9b2d-11ef-a511-92fbcf53809c.png

787f4428-9b2d-11ef-a511-92fbcf53809c.png

78842ef2-9b2d-11ef-a511-92fbcf53809c.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4912

    瀏覽量

    127981
  • 工藝
    +關(guān)注

    關(guān)注

    4

    文章

    593

    瀏覽量

    28789
  • 光刻
    +關(guān)注

    關(guān)注

    8

    文章

    321

    瀏覽量

    30164

原文標(biāo)題:柵氧化層工藝-----《集成電路制造工藝與工程應(yīng)用》 溫德通 編著

文章出處:【微信號:Semi Connect,微信公眾號:Semi Connect】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    平面互補(bǔ)場效應(yīng)晶體管替代金屬工藝流程

    工藝是指在形成間介質(zhì)(ILD)后,插入工序以形成高k介質(zhì)和金屬,即在化學(xué)機(jī)械拋光(露出多晶硅柵疊
    的頭像 發(fā)表于 01-17 11:39 ?2823次閱讀
    平面互補(bǔ)場效應(yīng)晶體管替代金屬<b class='flag-5'>柵</b><b class='flag-5'>工藝流程</b>

    高k金屬(HKMG)工藝詳解

    和溝道的摻雜濃度也不斷增加外,氧化(Gate oxide)的厚度也在不斷降低,從而提高電極電容,達(dá)到提高對溝道的控制能力,同時(shí)調(diào)節(jié)閾
    的頭像 發(fā)表于 01-19 10:01 ?2w次閱讀
    高k金屬<b class='flag-5'>柵</b>(HKMG)<b class='flag-5'>工藝</b>詳解

    晶圓制造工藝流程完整版

    `晶圓制造總的工藝流程芯片的制造過程可概分為晶圓處理工序(Wafer Fabrication)、晶圓針測工序(Wafer Probe)、構(gòu)裝工序(Packaging)、測試工序(Initial
    發(fā)表于 12-01 15:43

    芯片的制造流程

    要的二氧化。4、攙加雜質(zhì)將晶圓中植入離子,生成相應(yīng)的P、N類半導(dǎo)體。具體工藝是是從硅片上暴露的區(qū)域開始,放入化學(xué)離子混合液中。這一工藝將改變攙雜區(qū)的導(dǎo)電方式,使每個(gè)晶體管可以通、斷
    發(fā)表于 08-16 09:10

    芯片制造工藝流程解析

    芯片制造工藝流程詳情
    發(fā)表于 12-28 06:20

    PCB制造工藝流程是怎樣的?

    PCB制造工藝流程是怎樣的?
    發(fā)表于 11-04 06:44

    氧化鋁生產(chǎn)工藝流程

    氧化鋁生產(chǎn)工藝流程流程仿真技術(shù)原理 根據(jù)工藝過程所涉及到的基礎(chǔ)物性數(shù)據(jù),引用或創(chuàng)建特定的
    發(fā)表于 03-30 20:26 ?2w次閱讀
    <b class='flag-5'>氧化</b>鋁生產(chǎn)<b class='flag-5'>工藝流程</b>圖

    MOSFET漏電流噪聲分析

    CMOS器件的等比例縮小發(fā)展趨勢,導(dǎo)致了等效氧化厚度、長度和面積都急劇減小。
    發(fā)表于 10-19 11:31 ?3561次閱讀
    MOSFET<b class='flag-5'>柵</b>漏電流噪聲分析

    關(guān)于犧牲氧化的腐蝕工藝選擇過程的研究分析

    過程中,腐蝕速率不確定性較大,本文研究了犧牲氧化的腐蝕工藝選擇過程。 在標(biāo)準(zhǔn)的硅基半導(dǎo)體工藝中,SiO2氧化
    發(fā)表于 12-30 10:24 ?6188次閱讀
    關(guān)于犧牲<b class='flag-5'>氧化</b><b class='flag-5'>層</b>的腐蝕<b class='flag-5'>工藝</b>選擇過程的研究分析

    氧化和多晶硅柵工藝示意圖解析

    當(dāng)核心區(qū)域和 I/O 區(qū)域都已經(jīng)生長晶體管后,沉積多晶硅(Poly-Si)和硬掩模(薄的SiON和PECVD二氧化硅)。沉積(Ca
    發(fā)表于 12-08 09:53 ?6700次閱讀

    微弧氧化工藝是什么?微弧氧化技術(shù)工藝流程及參數(shù)要求

    微弧氧化技術(shù)工藝流程 主要包含三部分:鋁基材料的前處理,微弧氧化,后處理三部分 其工藝流程如下:鋁基工件→化學(xué)除油→清洗→微弧氧化→清洗
    發(fā)表于 09-01 10:50 ?5805次閱讀
    微弧<b class='flag-5'>氧化工藝</b>是什么?微弧<b class='flag-5'>氧化</b>技術(shù)<b class='flag-5'>工藝流程</b>及參數(shù)要求

    揭秘芯片制造工藝——硅的氧化過程

    由于只有熱氧化法可以提供最低界面陷阱密度的高質(zhì)量氧化,因此通常采用熱氧化的方法生成氧化
    發(fā)表于 03-13 09:49 ?3234次閱讀
    揭秘芯片<b class='flag-5'>制造</b><b class='flag-5'>工藝</b>——硅的<b class='flag-5'>氧化</b>過程

    介質(zhì)的發(fā)展和挑戰(zhàn)

    和溝道的摻雜濃度也不斷增加外,氧化的厚度也不斷降低,從而提高電極電容,達(dá)到提高對溝道的控制能力,同時(shí)調(diào)節(jié)閾值電壓。
    的頭像 發(fā)表于 08-02 15:37 ?1061次閱讀
    <b class='flag-5'>柵</b>介質(zhì)<b class='flag-5'>層</b>的發(fā)展和挑戰(zhàn)

    MOSFET晶體管的工藝制造流程

    ,在前面的文章我們簡要的介紹了各個(gè)工藝流程的細(xì)節(jié),這篇文章大致講解這些工藝流程是如何按順序整合在一起并且制造出一個(gè)MOSFET的。 1. 我們首先擁有一個(gè)硅純度高達(dá)99.9999999%的襯底。 硅襯底 ? 2. 在硅晶襯底上生
    的頭像 發(fā)表于 11-24 09:13 ?1048次閱讀
    MOSFET晶體管的<b class='flag-5'>工藝</b><b class='flag-5'>制造</b><b class='flag-5'>流程</b>

    頂層金屬AI工藝制造流程

    頂層金屬 AI工藝是指形成頂層金屬 AI 互連線。因?yàn)?Cu很容易在空氣中氧化,形成疏松的氧化銅,而且不會(huì)形成保護(hù)防止銅進(jìn)一步氧化,另外,
    的頭像 發(fā)表于 11-25 15:50 ?277次閱讀
    頂層金屬AI<b class='flag-5'>工藝</b>的<b class='flag-5'>制造</b><b class='flag-5'>流程</b>