MicroBlaze V軟核處理器的功能特性

本指南提供了有關(guān) AMD Vivado Design Suite 中包含的 32 位和 64 位 MicroBlaze V 軟核處理器的信息。該文檔旨在用作為處理器硬件架構(gòu)的指南，隨附《RISC-V 指令集手冊(cè)》第一卷和第二卷。

MicroBlaze V 與傳統(tǒng) MicroBlaze 處理器之間完全硬件兼容。

本指南包含以下章節(jié)

第 2 章：

MicroBlaze V 架構(gòu)包含處理器功能特性概述以及有關(guān)特定定制功能和高速緩存實(shí)現(xiàn)的信息。

第 3 章：

MicroBlaze V 信號(hào)接口描述描述了可用于連接處理器的信號(hào)接口的類型。

附錄 A：

性能和資源使用情況包含不同配置和器件的最大頻率值和資源使用率值。

附錄 B：

附加資源與法律聲明提供了文檔和其他資源的鏈接。

MicroBlaze V 架構(gòu)概述

MicroBlaze V 嵌入式處理器軟核是專為在 AMD 現(xiàn)場(chǎng)可編程門陣列中實(shí)現(xiàn)而優(yōu)化的精簡指令集計(jì)算機(jī) (RISC)。下圖顯示了該處理器的功能模塊框圖。

功能特性

MicroBlaze V 軟核處理器具有很高的可配置性，您可根據(jù)自己的設(shè)計(jì)需求選擇特定的功能集。

該處理器固定的功能集能實(shí)現(xiàn) RISC-V RV32I 基整數(shù)指令集和機(jī)器級(jí) ISA。

32 個(gè)通用寄存器

可擴(kuò)展的 32 位程序計(jì)數(shù)器

單發(fā)射流水線

算術(shù)邏輯單元 (ALU)

桶式移位器

“Zicsr”控制和狀態(tài)寄存器 (CSR) 指令

“Zifencei”指令提取圍欄

除這些固定功能特性外，MicroBlaze V 處理器還會(huì)通過參數(shù)化設(shè)置來允許有選擇地啟用附加功能。

下表提供了可配置的功能特性的概述

術(shù)語

下表中簡要解釋了本指南中所使用的 MicroBlaze V 處理器相關(guān)的 RISC-V 術(shù)語。如需獲取這些術(shù)語的完整全面的解釋，請(qǐng)參閱《RISC-V 指令集手冊(cè)》。

Custom Instruction（定制指令）：可用于供應(yīng)商專用的非標(biāo)準(zhǔn)擴(kuò)展的指令集類別。MicroBlaze V 定義了 GET 和PUT 定制指令，以支持 AXI4?Stream 接口，提供與傳統(tǒng) MicroBlaze 的兼容性。

Exception（異常）：在運(yùn)行時(shí)發(fā)生的不尋常狀況，此狀況與當(dāng)前 RISC-V hart 中的指令相關(guān)。

Hart：硬件線程。每個(gè) MicroBlaze V 核僅支持一個(gè)硬件線程。

Interrupt（中斷）：一種外部異步事件，可導(dǎo)致 RISC-V hart 遇到意外的控制傳輸。MicroBlaze V 支持機(jī)器外部中斷、不可屏蔽中斷和定制平臺(tái)中斷。

Retire（停用）：當(dāng)一條指令執(zhí)行完成時(shí)，就表示停用該指令。在 MicroBlaze V 中，當(dāng)指令離開 3 階流水線的執(zhí)行 (EX) 流水線階段，或離開其他所有流水線的寫回 (WB) 流水線階段時(shí)，就會(huì)停用該指令。

Trap（陷阱）：由異常或中斷引發(fā)并以陷阱處理程序?yàn)槟繕?biāo)的控制傳輸。