一文詳解Spartan-6系列IO Tile結(jié)構(gòu)

1. 什么是I/O Tile？

對(duì)Spartan-6系列FPGA來說，一個(gè)IO Tile包括2個(gè)IOB、2個(gè)ILOGIC、2個(gè)OLOGIC、2個(gè)IODELAY。

圖 1Spartan-6系列IO Tile結(jié)構(gòu)圖

圖 2Spartan-6 FPGA I/O Banks

1.1. IOB結(jié)構(gòu)介紹

每個(gè)IOB包含了輸入、輸出、三態(tài)驅(qū)動(dòng)器；這些驅(qū)動(dòng)器可以配置為不同的電平標(biāo)準(zhǔn)如LVTTL、LVCMOS等；差分IO會(huì)用到1個(gè)IO Tile里的兩個(gè)IOB。

每個(gè)IOB都被直接連接到了ILOGIC和OLOGIC，ILOGIC和OLOGIC可以被配置成ISERDES或OSERDES，。

圖 3基本IOB結(jié)構(gòu)圖

1.1.1. IOB內(nèi)部終端電阻

高速IO電平標(biāo)準(zhǔn)的使用可以優(yōu)化電平轉(zhuǎn)換特性和信號(hào)完整性，在高速IO電平標(biāo)準(zhǔn)中往往需要使用終端電阻。終端電阻的位置應(yīng)該距離接收器越近越好。

Spartan-6 FPGA為差分IO和單端IO提供了片內(nèi)終端電阻，這個(gè)終端電阻位于IOB內(nèi)部，使用這些終端電阻，可以避免FPGA外部再引腳處再接電阻。

差分IO的終端電阻

Spartan-6系列為差分IO提供了100Ω的終端電阻，差分引腳的終端電阻可以通過約束文件使之使能或不使能。

圖 4差分引腳使能終端電阻

圖 5差分引腳不使能終端電阻

單端引腳終端電阻

單端引腳的輸入終端電阻和輸出阻抗都是可編程控制的，如下圖所示：左邊FPGA的輸出使能了50Ω的輸出阻抗，右邊的FPGA使能了輸入50%分壓電阻；在高速接口應(yīng)用中，使能輸出阻抗可以減少電磁反射，Spartan-6系列FPGA輸出阻抗可選值為None、25Ω、50Ω、75Ω；輸入阻抗可設(shè)置為25%、50%、75%分壓。

圖 6單向SSTL接口使用片上終端電阻

1.1.2. IOB內(nèi)部可例化的原語

IOB內(nèi)部有多種輸入輸出緩沖資源（buffer resource），他們可以原語的形式調(diào)用，在Spartan-6系列里，單端IO標(biāo)準(zhǔn)的原語如下5個(gè)：

1.1.3. IOB內(nèi)可用IO電平標(biāo)準(zhǔn)

IOB支持多種電平標(biāo)準(zhǔn)，用戶可以自由靈活地為自己的設(shè)計(jì)選擇合適的IO電平標(biāo)準(zhǔn)，Spartan-6系列支持的IO電平標(biāo)準(zhǔn)如下

1.1.4. FPGA配置后未使用引腳狀態(tài)/strong》

在默認(rèn)情況下，在FPGA配置完成后，所有未使用的引腳將被配置成輸入，并在IOB內(nèi)部經(jīng)下拉電阻接地，這種未使用引腳在配置后的狀態(tài)可以通過UnusedPin BitGen option進(jìn)行設(shè)定。

1.2. SelectIO 的邏輯資源

SelectIO的邏輯資源包括基本資源和高級(jí)資源，其中，基本資源包括：

Combinatorial input/output，組合輸入/輸出

3-state output control，三態(tài)輸出控制

Registered input/output，寄存器輸入輸出

Registered 3-state output control，寄存器三態(tài)輸出控制

Double Data Rate （DDR） input/output，雙倍數(shù)據(jù)率輸入輸出

DDR output 3-state control，雙倍數(shù)據(jù)率三態(tài)輸出控制

高級(jí)資源包括：

IODELAY2，為用戶提供精準(zhǔn)的延時(shí)控制

NONE， C0， and C1 output DDR mode，輸出雙倍數(shù)據(jù)輸出

NONE， C0， and C1 input DDR mode，輸入雙倍數(shù)據(jù)輸入

ISERDES，輸入串并轉(zhuǎn)換

OSERDES，輸出并串轉(zhuǎn)換

selectIOn邏輯資源被組合在一個(gè)IO Tile內(nèi)部，如下圖所示，在單端模式中，master I/O buffer驅(qū)動(dòng)P Pad，slave I/O buffer驅(qū)動(dòng)N Pad；在差分模式中，master I/O buffer和slave I/O buffer組合起來使用，可以完成串并或者并串轉(zhuǎn)換。

圖 7一個(gè)I/OTile里的selectIO邏輯資源

1.3. Selection資源中可用的時(shí)鐘資源

所有IO的數(shù)據(jù)采集和轉(zhuǎn)換（包括串并轉(zhuǎn)換和并串轉(zhuǎn)換）、DDR傳輸?shù)榷夹枰粋€(gè)內(nèi)部SDR時(shí)鐘，為了實(shí)現(xiàn)這些功能，I/O接口Tile需要一個(gè)本地的時(shí)鐘倍頻器來獲取SDR時(shí)鐘。

進(jìn)行DDR傳輸?shù)谋额l器需要兩個(gè)輸入時(shí)鐘，這兩個(gè)輸入時(shí)鐘必須是下面三種情況之一：

一個(gè)全局時(shí)鐘和它的局部（IO接口資源里）取反時(shí)鐘

兩個(gè)相位相差180°的全局時(shí)鐘

兩個(gè)相位相差180°的I/O時(shí)鐘

圖 8IO接口邏輯的時(shí)鐘資源