DRAM內(nèi)存操作與時(shí)序解析

在數(shù)字時(shí)代，DRAM（動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器）扮演著至關(guān)重要的角色。它們存儲(chǔ)著我們的數(shù)據(jù)，也承載著我們的記憶。然而，要正確地操作DRAM并確保其高效運(yùn)行，了解其背后的時(shí)序和操作機(jī)制是必不可少的。

1. DRAM操作的挑戰(zhàn)

DRAM的操作復(fù)雜性主要來自于其時(shí)序要求。DRAM是一種異步系統(tǒng)。只要信號(hào)以正確的順序應(yīng)用，并且信號(hào)持續(xù)時(shí)間和信號(hào)之間的延遲滿足特定限制，DRAM就能正常工作。控制DRAM操作的主要信號(hào)包括：

行地址選通（RAS）：RAS信號(hào)是低電平有效。要啟用RAS，需要從高電壓過渡到低電壓，并且電壓必須保持低電平直到RAS不再需要。在完整的內(nèi)存周期中，RAS必須保持有效狀態(tài)的最小時(shí)間是tRAS。此外，RAS在再次激活之前必須保持非活動(dòng)狀態(tài)的最小時(shí)間是tRP。

列地址選通（CAS）：CAS用于鎖定列地址并啟動(dòng)讀或?qū)懖僮鳌AS也是低電平有效。內(nèi)存規(guī)格列出了CAS必須保持活動(dòng)狀態(tài)的最小時(shí)間tCAS。對(duì)于大多數(shù)內(nèi)存操作，CAS在再次激活之前也必須保持非活動(dòng)狀態(tài)的最小時(shí)間tCP。

寫使能（WE）：寫使能信號(hào)用于選擇讀操作或?qū)懖僮?。WE信號(hào)是低電平有效。

2. 讀操作

讀取DRAM中的數(shù)據(jù)時(shí)，需要通過地址輸入引腳提供行和列地址來選擇特定的DRAM存儲(chǔ)單元。選中的DRAM單元上的電荷隨后由靈敏放大器檢測(cè)，并發(fā)送到數(shù)據(jù)輸出引腳。

讀操作的時(shí)序步驟如下：

在RAS信號(hào)變低之前，行地址必須應(yīng)用于內(nèi)存設(shè)備的地址輸入引腳。

RAS信號(hào)從高變低，并保持低電平一段時(shí)間（tRAS）。當(dāng)RAS變低時(shí)，由行地址指定的內(nèi)存行被打開，選中行的單元電荷開始流向位線。

在CAS信號(hào)變低之前，列地址必須應(yīng)用于內(nèi)存設(shè)備的地址輸入引腳。

在CAS信號(hào)轉(zhuǎn)換之前，WE信號(hào)必須設(shè)置為高電平以進(jìn)行讀操作，并在CAS轉(zhuǎn)換后保持高電平。

經(jīng)過規(guī)定的RAS到CAS延遲時(shí)間（tRCD）后，CAS信號(hào)從高變低，并保持低電平一段時(shí)間（tCAS）。這確保了選中單元的電荷在位線上，并被靈敏放大器正確檢測(cè)。

數(shù)據(jù)出現(xiàn)在內(nèi)存設(shè)備的數(shù)據(jù)輸出引腳上，這個(gè)過程稱為CAS延遲（tCL）。

讀周期完成前，CAS和RAS必須返回到非活動(dòng)狀態(tài)。新的讀或?qū)懺L問只能在規(guī)定的行預(yù)充電時(shí)間（tRP）后開始。

3. 寫操作

寫入DRAM存儲(chǔ)單元時(shí)，同樣需要選擇行和列地址，并將數(shù)據(jù)呈現(xiàn)在數(shù)據(jù)輸入引腳上。靈敏放大器根據(jù)要存儲(chǔ)的是1還是0，對(duì)存儲(chǔ)單元的電容器進(jìn)行充電或放電。

寫操作的時(shí)序步驟如下：

在RAS信號(hào)變低之前，行地址必須應(yīng)用于內(nèi)存設(shè)備的地址輸入引腳。

RAS信號(hào)從高變低，并保持低電平一段時(shí)間（tRAS）。當(dāng)RAS變低時(shí)，由行地址指定的內(nèi)存行被打開。

數(shù)據(jù)在CAS信號(hào)變低之前必須應(yīng)用于數(shù)據(jù)輸入引腳。

在RAS信號(hào)變低后和CAS信號(hào)變低之前，列地址必須應(yīng)用于內(nèi)存設(shè)備的地址輸入引腳。

為了進(jìn)行寫操作，WE信號(hào)必須設(shè)置為低電平。

經(jīng)過規(guī)定的RAS到CAS延遲時(shí)間（tRCD）后，CAS信號(hào)從高變低，并保持低電平一段時(shí)間（tCAS）。

4. 刷新操作

由于DRAM存儲(chǔ)單元是電容器，其電荷會(huì)隨時(shí)間逐漸流失。如果電荷丟失，數(shù)據(jù)也會(huì)丟失。為了防止數(shù)據(jù)丟失，必須定期刷新DRAM，即恢復(fù)每個(gè)存儲(chǔ)單元上的電荷。DRAM的刷新是逐行進(jìn)行的，刷新頻率取決于制造內(nèi)存芯片的工藝和存儲(chǔ)單元的設(shè)計(jì)。大多數(shù)現(xiàn)代DRAM每64毫秒需要刷新一次。

刷新DRAM時(shí)，通常使用所謂的CAS-before-RAS刷新序列。這個(gè)過程包括以下步驟：

CAS信號(hào)從高變低，同時(shí)WE信號(hào)保持高電平（相當(dāng)于讀操作）。

經(jīng)過規(guī)定延遲后，RAS信號(hào)從高變低。

內(nèi)部計(jì)數(shù)器確定要刷新的行，并在地址引腳上應(yīng)用行地址。

通過這些步驟，DRAM能夠保持其數(shù)據(jù)的完整性，確保我們的信息安全存儲(chǔ)。

5. 重要時(shí)序參數(shù)總結(jié)

行激活時(shí)間（tRAS）：RAS信號(hào)需要保持低電平的最小時(shí)間，以讀取或?qū)懭氪鎯?chǔ)位置。

CAS延遲（tCL）：從正確列已打開的DRAM讀取第一個(gè)比特所需的時(shí)間。

行地址到列地址延遲（tRCD）：激活RAS到激活CAS所需的最短時(shí)間。

隨機(jī)訪問時(shí)間（tRAC）：從沒有激活行的DRAM讀取第一個(gè)比特所需的時(shí)間。

行預(yù)充電時(shí)間（tRP）：數(shù)據(jù)檢索成功后，需要關(guān)閉用于訪問數(shù)據(jù)的行。

行周期時(shí)間（tRC）：與單次讀或?qū)懼芷谙嚓P(guān)的時(shí)間，tRC = tRAS + tRP。