0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx NVMe AXI4主機(jī)控制器,AXI4接口高性能版本介紹

axpro ? 來(lái)源:axpro ? 作者:axpro ? 2024-07-18 09:17 ? 次閱讀

NVMe AXI4 Host Controller IP

介紹

NVMe AXI4 Host Controller IP可以連接高速存儲(chǔ)PCIe SSD,無(wú)需CPU,自動(dòng)加速處理所有的NVMe協(xié)議命令,具備獨(dú)立的數(shù)據(jù)寫入和讀取AXI4接口,不但適用高性能、順序訪問(wèn)的應(yīng)用,也適用于隨機(jī)訪問(wèn)的應(yīng)用,同時(shí)結(jié)合外部存儲(chǔ)器(比如DDR),使得Host端的數(shù)據(jù)訪問(wèn)管理更加靈活。

無(wú)需CPU,NVMe Host Controller IP自動(dòng)執(zhí)行對(duì)PCIe SSD的PCIe設(shè)備枚舉和配置、NVMe控制器識(shí)別和初始化、NVMe隊(duì)列設(shè)置和初始化,實(shí)現(xiàn)必須以及可選的NVMe Admin Command Set和NVM Command Set,實(shí)現(xiàn)對(duì)PCIe SSD的復(fù)位/斷電/SMART/Error Information/Device Self-test管理、IO(Page)讀寫、DMA讀寫和數(shù)據(jù)擦除功能,提供用戶一個(gè)簡(jiǎn)單高效的接口實(shí)現(xiàn)高性能存儲(chǔ)解決方案。

NVMe AXI4 Host Controller IP讀寫的順序傳輸長(zhǎng)度是RTL運(yùn)行時(shí)動(dòng)態(tài)可配置的,最小是4K-Byte,最大是512K-Byte。每次讀寫訪問(wèn),用戶可以指定本次傳輸?shù)捻樞騻鬏旈L(zhǎng)度(4K~512K Byte),不同的順序傳輸長(zhǎng)度對(duì)應(yīng)不同的DMA讀寫性能。

針對(duì)多路數(shù)據(jù)通道訪問(wèn)PCIe SSD,使用NVMe的多隊(duì)列特性,NVMe AXI4 Host Controller IP支持靈活配置DMA讀寫的通道個(gè)數(shù),按照NVMe隊(duì)列優(yōu)先級(jí)仲裁(循環(huán)仲裁或加權(quán)循環(huán)仲裁)機(jī)制,實(shí)現(xiàn)多個(gè)DMA通道對(duì)同一塊PCIe SSD的高效訪問(wèn),從而達(dá)到多路數(shù)據(jù)通道訪問(wèn)的并行需求和QoS要求。

特性

支持Ultrascale+,Ultrascale,7 Series FPGA

支持PCIe Gen4,PCIe Gen3,PCIe Gen2 SSD

無(wú)需CPU

自動(dòng)實(shí)現(xiàn)對(duì)PCIe SSD的PCIe設(shè)備枚舉、NVMe控制器識(shí)別和NVMe隊(duì)列設(shè)置

支持對(duì)PCIe SSD的NVM Subsystem Reset、Controller Reset和Shutdown

支持NVMe Admin Command Set:Identify、SMART、Error Information、Device Self-test、Create/Delete IO Submission/Completion Queue、Set Features – Volatile Write Cache/Arbitration

支持NVMe NVM Command Set:Write、Read、Flush、Dataset Management

提供1個(gè)Admin命令接口,實(shí)現(xiàn)對(duì)PCIe SSD的復(fù)位/斷電/SMART/Error Information/Device Self-test管理功能

提供1個(gè)IO命令接口,實(shí)現(xiàn)對(duì)PCIe SSD的IO(Page)讀寫、Cache Flush和邏輯數(shù)據(jù)塊擦除功能;提供1個(gè)IO-AXI4-MM接口讀寫IO(page)數(shù)據(jù)

提供1個(gè)DMA命令接口,實(shí)現(xiàn)對(duì)PCIe SSD的DMA讀寫功能

提供1個(gè)DMA-AXI4接口實(shí)現(xiàn)DMA數(shù)據(jù)的輸入和輸出

DMA讀寫的順序傳輸長(zhǎng)度可以動(dòng)態(tài)配置,4K-Byte~512K-Byte;不同的順序傳輸長(zhǎng)度對(duì)應(yīng)不同的DMA讀寫性能

針對(duì)多通道DMA需求,可以配置4個(gè)DMA命令接口,1個(gè)DMA-AXI4接口

NVMe隊(duì)列的個(gè)數(shù)(配置DMA通道的個(gè)數(shù))和深度可配置,平衡對(duì)PCIe SSD的DMA性能和消耗的邏輯資源

支持循環(huán)仲裁(Round Robin Arbitration)和加權(quán)循環(huán)仲裁(Weighted Round Robin Arbitration)

支持NVMe Admin和IO命令的超時(shí)和錯(cuò)誤處理恢復(fù)機(jī)制,提供詳盡以及擴(kuò)展的訪問(wèn)錯(cuò)誤狀態(tài)輸出

支持的NVMe設(shè)備:

Base Class Code:01h(mass storage),Sub Class Code:08h(Non-volatile),Programming Interface:02h(NVMHCI)

MPSMIN(Memory Page Size Minimum):0(4K-byte)

MDTS(Maximum Data Transfer Size):大于等于順序傳輸長(zhǎng)度或0(無(wú)限制)

LBA Unit:512-byte,1024-byte,2048-byte或4096-byte

一個(gè)NVMe AXI4 Host Controller IP直接連接到PCIe SSD

易于集成的同步、可綜合Verilog設(shè)計(jì)

通過(guò)完全驗(yàn)證的NVMe AXI4 Host Controller IP

概述

NVMe AXI4 Host Controller IP作為一個(gè)對(duì)PCIe SSD的高性能存儲(chǔ)控制器,不但提供對(duì)PCIe SSD的配置管理功能,而且提供對(duì)PCIe SSD的IO(Page)讀寫以及DMA讀寫功能。

NVMe AXI4 Host Controller IP具備PCIe SSD Management,實(shí)現(xiàn)對(duì)PCIe SSD的復(fù)位/斷電/SMART/Error Information/Device Self-test管理功能。

NVMe AXI4 Host Controller IP具備ASQ/ACQ引擎,實(shí)現(xiàn)NVMe Admin Command Set:Identify、SMART、Error Information、Device Self-test、Create/Delete IO Submission/Completion Queue、Set Features – Volatile Write Cache/Arbitration。

NVMe AXI4 Host Controller IP具備IO(Page) Wr/Rd引擎和SQ1/CQ1引擎,實(shí)現(xiàn)對(duì)PCIe SSD的IO(Page)讀寫、Cache Flush和邏輯數(shù)據(jù)塊擦除功能。

NVMe AXI4 Host Controller IP具備DMA Wr/Rd引擎和SQn/CQn引擎,實(shí)現(xiàn)對(duì)PCIe SSD的DMA讀寫功能。

上電后,NVMe AXI4 Host Controller IP內(nèi)置的PCIe Device Enumerate & Configuration自動(dòng)實(shí)現(xiàn)對(duì)PCIe SSD的PCIe設(shè)備枚舉和配置;然后內(nèi)置的NVMe Controller Identify & Initialization自動(dòng)實(shí)現(xiàn)對(duì)PCIe SSD的NVMe控制器識(shí)別和初始化;最后內(nèi)置的Queue Setup & Initialization自動(dòng)實(shí)現(xiàn)對(duì)PCIe SSD的NVMe隊(duì)列設(shè)置和初始化。至此,NVMe AXI4 Host Controller IP完成對(duì)PCIe SSD的所有配置和初始化工作,可以開(kāi)始提供對(duì)PCIe SSD的讀寫、擦除、復(fù)位、斷電、SMART、Device Self-test操作。

wKgZomaX58qAJdpBAAHSYGh3ItM420.png

圖 2 NVMe AXI4 Host Controller IP結(jié)構(gòu)框圖

產(chǎn)品規(guī)格

性能

PCIe配置參數(shù):Max Payload Size=256-byte,Max Read Request Size=512-byte

PCIe Gen3 SSD(三星990 Pro 4TB),Seq=512KB,1個(gè)DMA通道:

DMA寫入速度3380MB/s

DMA讀取速度3550MB/s

PCIe Gen3 SSD(三星970EVO Plus 1TB),Seq=512KB,1個(gè)DMA通道:

DMA寫入速度3320MB/s

DMA讀取速度3480MB/s

PCIe Gen3 SSD(Intel D5-P5530 3.84TB),Seq=512KB,1個(gè)DMA通道:

DMA寫入速度3350MB/s

DMA讀取速度3440MB/s

PCIe Gen3 SSD(三星980 Pro 1TB),Seq=512KB,1個(gè)DMA通道:

DMA寫入速度2950MB/s

DMA讀取速度3430MB/s

資源

KU040

表3.1 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,1-DMA

LUTs FFs BRAMs PCIe
總資源 16016 21927 21 1
NVMe Host Controller 10518 13878 4 0
PCIe Bridge 5499 8049 17 1

表3.2 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,2-DMA

LUTs FFs BRAMs PCIe
總資源 20546 26994 25 1
NVMe Host Controller 15043 18949 8 0
PCIe Bridge 5499 8049 17 1

表3.3 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,4-DMA

LUTs FFs BRAMs PCIe
總資源 29686 36972 33 1
NVMe Host Controller 24188 28933 16 0
PCIe Bridge 5499 8049 17 1

ZU7EV

表3.4 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,1-DMA

LUTs FFs BRAMs PCIe
總資源 21920 31099 38 1
NVMe Host Controller 10558 13962 4 0
PCIe Bridge 11363 17137 34 1

表3.5 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,2-DMA

LUTs FFs BRAMs PCIe
總資源 26448 36126 42 1
NVMe Host Controller 15083 19029 8 0
PCIe Bridge 11363 17137 34 1

表3.6 PCIe Gen3 SSD,Seq=512K,Queue Depth=8,4-DMA

LUTs FFs BRAMs PCIe
總資源 35462 46253 50 1
NVMe Host Controller 24045 29160 16 0
PCIe Bridge 11363 17137 34 1



審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • PCIe
    +關(guān)注

    關(guān)注

    15

    文章

    1239

    瀏覽量

    82664
  • 主機(jī)控制器
    +關(guān)注

    關(guān)注

    0

    文章

    16

    瀏覽量

    11792
  • AXI4
    +關(guān)注

    關(guān)注

    0

    文章

    20

    瀏覽量

    8894
  • nvme
    +關(guān)注

    關(guān)注

    0

    文章

    221

    瀏覽量

    22642
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    AMBA AXI4接口協(xié)議概述

    AMBA AXI4(高級(jí)可擴(kuò)展接口 4)是 ARM 推出的第四代 AMBA 接口規(guī)范。AMD Vivado Design Suite 2014 和 ISE Design Suite 1
    的頭像 發(fā)表于 10-28 10:46 ?228次閱讀
    AMBA <b class='flag-5'>AXI4</b><b class='flag-5'>接口</b>協(xié)議概述

    有關(guān)PL端利用AXI總線控制PS端DDR進(jìn)行讀寫(從機(jī)wready信號(hào)一直不拉高)

    怎么判斷他到底采用了這三種握手里面的哪種握手,這實(shí)在令人費(fèi)解。還是PS端的DDR的機(jī)制的問(wèn)題。 5.31 update: 問(wèn)題找到部分: 情形一:接口的設(shè)置上,如果是設(shè)置為AXI4,如圖所示, 那么
    發(fā)表于 05-31 12:04

    SoC設(shè)計(jì)中總線協(xié)議AXI4AXI3的主要區(qū)別詳解

    AXI4AXI3是高級(jí)擴(kuò)展接口(Advanced eXtensible Interface)的兩個(gè)不同版本,它們都是用于SoC(System on Chip)設(shè)計(jì)中的總線協(xié)議,用于處
    的頭像 發(fā)表于 05-10 11:29 ?6738次閱讀
    SoC設(shè)計(jì)中總線協(xié)議<b class='flag-5'>AXI4</b>與<b class='flag-5'>AXI</b>3的主要區(qū)別詳解

    高性能NVMe主機(jī)控制器,Xilinx FPGA PCIe 3

    獨(dú)立的數(shù)據(jù)寫入AXI4-Stream/FIFO接口和數(shù)據(jù)讀取AXI4-Stream/FIFO接口,非常適合于超高容量和超高性能的應(yīng)用。此外,
    發(fā)表于 04-20 14:41

    FPGA通過(guò)AXI總線讀寫DDR3實(shí)現(xiàn)方式

    AXI總線由一些核心組成,包括AXI主處理接口AXI4)、AXI處理
    發(fā)表于 04-18 11:41 ?1277次閱讀

    高性能NVMe主機(jī)控制器,Xilinx FPGA NVMe Host Accelerator IP

    獨(dú)立的數(shù)據(jù)寫入AXI4-Stream/FIFO接口和數(shù)據(jù)讀取AXI4-Stream/FIFO接口,非常適合于超高容量和超高性能的應(yīng)用。此外,
    發(fā)表于 04-10 22:55

    Xilinx FPGA高性能NVMe SSD主機(jī)控制器NVMe Host Controller IP

    獨(dú)立的數(shù)據(jù)寫入AXI4-Stream/FIFO接口和數(shù)據(jù)讀取AXI4-Stream/FIFO接口,非常適合于超高容量和超高性能的應(yīng)用。此外,
    發(fā)表于 03-27 17:23

    Xilinx FPGA NVMe主機(jī)控制器IP,高性能版本介紹應(yīng)用

    獨(dú)立的數(shù)據(jù)寫入AXI4-Stream/FIFO接口和數(shù)據(jù)讀取AXI4-Stream/FIFO接口,非常適合于超高容量和超高性能的應(yīng)用。此外,
    發(fā)表于 03-09 13:56

    Xilinx FPGA 1/4/8通道PCIe-DMA控制器IP,高性能應(yīng)用介紹

    QDMA&RDMA Subsystem作為一個(gè)高性能DMA數(shù)據(jù)搬移,內(nèi)核通過(guò)AXI4-Stream/FIFO接口直接連接RTL邏輯。使用提供的字符驅(qū)動(dòng)程序,
    發(fā)表于 03-07 13:54

    Xilinx高性能PCIe DMA控制器IP,8個(gè)DMA通道

    Subsystem實(shí)現(xiàn)了使用DMA Ring緩沖的獨(dú)立多通道、高性能/超低延時(shí)/超低抖動(dòng)Continous Ring DMA,提供FIFO/AXI4-Stream用戶接口。
    的頭像 發(fā)表于 02-22 11:11 ?1458次閱讀
    <b class='flag-5'>Xilinx</b><b class='flag-5'>高性能</b>PCIe DMA<b class='flag-5'>控制器</b>IP,8個(gè)DMA通道

    PCIe-AXI-Cont用戶手冊(cè)

    Transaction layer的所有功能特性,不僅內(nèi)置DMA控制器,而且具備AXI4用戶接口,提供一個(gè)高性能,易于使用,可定制化的PCIe-AX
    發(fā)表于 02-22 09:15 ?3次下載

    PCIe控制器(FPGA或ASIC),PCIe-AXI-Controller

    Transaction Layer的所有功能特性,不僅內(nèi)置DMA控制器,而且具備AXI4用戶接口,提供一個(gè)高性能,易于使用,可定制化的PCIe-AX
    的頭像 發(fā)表于 02-21 15:15 ?921次閱讀
    PCIe<b class='flag-5'>控制器</b>(FPGA或ASIC),PCIe-<b class='flag-5'>AXI</b>-Controller

    Xilinx FPGA NVMe Host Controller IP,NVMe主機(jī)控制器

    獨(dú)立的數(shù)據(jù)寫入AXI4-Stream/FIFO接口和數(shù)據(jù)讀取AXI4-Stream/FIFO接口,非常適合于超高容量和超高性能的應(yīng)用。此外,
    發(fā)表于 02-21 10:16

    Xilinx FPGA NVMe控制器NVMe Host Controller IP

    據(jù)讀取AXI4-Stream/FIFO接口,非常適合于超高容量和超高性能的應(yīng)用。此外,NVMe Host Controller IP支持RAID存儲(chǔ),從而可實(shí)現(xiàn)更高存儲(chǔ)
    的頭像 發(fā)表于 02-18 11:27 ?907次閱讀
    <b class='flag-5'>Xilinx</b> FPGA <b class='flag-5'>NVMe</b><b class='flag-5'>控制器</b>,<b class='flag-5'>NVMe</b> Host Controller IP

    漫談AMBA總線-AXI4協(xié)議的基本介紹

    本文主要集中在AMBA協(xié)議中的AXI4協(xié)議。之所以選擇AXI4作為講解,是因?yàn)檫@個(gè)協(xié)議在SoC、IC設(shè)計(jì)中應(yīng)用比較廣泛。
    發(fā)表于 01-17 12:21 ?2409次閱讀
    漫談AMBA總線-<b class='flag-5'>AXI4</b>協(xié)議的基本<b class='flag-5'>介紹</b>