臺積電開始探索面板級封裝，但三星更早？

電子發(fā)燒友網(wǎng)報道（文/周凱揚）當(dāng)下限制AI芯片大量供應(yīng)的因素，除了HBM產(chǎn)能受限外，也有先進封裝產(chǎn)能不足的問題，尤其是臺積電的CoWoS。為了應(yīng)對AI芯片需求激增的現(xiàn)狀，不少供應(yīng)商都在積極探索替代方案，據(jù)傳臺積電也開始探索更激進的封裝方案，比如面板級封裝FO-PLP。

面板級封裝FO-PLP，AI芯片加倍產(chǎn)能的捷徑？

在先進封裝市場占比10%的扇出封裝中，主要技術(shù)路線分為FOPLP（扇出面板級封裝）和FOWLP（扇出晶圓級封裝）兩種。相較FOWLP，F(xiàn)OPLP可采用便宜且更大尺寸的方形基板，從而在一塊基板上盡可能進行更多數(shù)量的封裝，從而降低封裝成本。

尺寸大小正好是FOPLP的一大優(yōu)勢，相較采用傳統(tǒng)300mm晶圓的FOWLP，由于邊緣端的部分沒法利用到，其面積使用率也不高，而反觀采用方形面板的FOPLP，面板整體面積更大的同時，面積利用率更是高達95%以上。根據(jù)日經(jīng)的爆料，臺積電目前正在試驗的矩形基板尺寸為510mm x 515mm，可用面積是圓形晶圓的四倍多。

但FOPLP要想投入各種高性能芯片的先進封裝中去，也存在不小的挑戰(zhàn)。首先FOWLP封裝的尺寸已經(jīng)標(biāo)準(zhǔn)化，相關(guān)的設(shè)備和材料已經(jīng)成熟，反觀FOPLP依然存在基板材料和尺寸種類參差不齊的問題。

另一個就是線寬，F(xiàn)OPLP在線寬上很難做到FOWLP的程度，更是難以與硅中介層匹敵，因此對于需要更高集成度的高性能芯片設(shè)計而言，目前市面上的FOPLP方案還是很難滿足需求。

論面板級封裝，臺積電早已慢一步

其實單論晶圓廠對于FO-PLP的公開研究，三星確實研究開始得更早。早在經(jīng)歷了與臺積電在蘋果手機處理器上的敗仗后，從2015年起三星就開始推進旗下子公司三星電機與三星電子共同開發(fā)FO-PLP，更是隨后將這一業(yè)務(wù)整個收購過來。

谷歌的Pixel 7系列集成了其自研的Tensor G2芯片，制造則是基于三星的5nm工藝節(jié)點，封裝則是首次在手機SoC用到FO-PLP技術(shù)，由此可以看出，從2023年起，三星已經(jīng)具備FO-PLP封裝的量產(chǎn)能力。

不只是三星，還有不少封裝廠商也已經(jīng)投入FOPLP的產(chǎn)線，比如韓國封裝廠Nepes也早就開始布局FOPLP。Nepes提供的是600mmx600mm方形面板方案，相較300mm的晶圓面積利用效率提高至5倍。2021年第三季度Nepes就完成了客戶驗證，并于第四季度開始了FOPLP的全面量產(chǎn)，同時在強勁的市場需求下于2022年加倍產(chǎn)能。

同樣發(fā)力FO-PLP的也有面板廠商，比如群創(chuàng)光電。為了激活面板廠的舊產(chǎn)線，群創(chuàng)光電從2019年起選擇入局半導(dǎo)體封裝，將3.5代面板的生產(chǎn)線轉(zhuǎn)換為高附加值的FOPLP半導(dǎo)體封裝產(chǎn)線。據(jù)群創(chuàng)光電介紹，他們在G3.5 FOPLP玻璃基板上開發(fā)的半導(dǎo)體封裝，規(guī)格為620mm x 750mm尺寸是12英寸玻璃晶圓的7倍，同時解決了翹曲問題、具備高能效、容納更多I/O等優(yōu)勢。

除以上提到的這些廠商，國內(nèi)外還有不少廠商也在發(fā)展這一封裝技術(shù)，比如國內(nèi)有富天灃微電子（天馬微電子和通富微電子成立）、奕成科技（奕斯偉投資孵化）等廠商，國外有Manz AG、Amkor等等。

寫在最后

盡管看起來FO-PLP有不少優(yōu)點，但是否能大規(guī)模用于最先進的HPC/AI芯片中，仍有待驗證。FO-PLP并不需要最先進的工藝和設(shè)備，所以此前主要用于PMIC、RF以及高功率、大電流的功率半導(dǎo)體等。如果解決了材料和尺寸標(biāo)準(zhǔn)的問題，且線寬等技術(shù)規(guī)格上能得到保證，同時又能實現(xiàn)更低的成本和更高的產(chǎn)能，那么FO-PLP很有可能會成為先進封裝市場又一個強有力的技術(shù)路線。