易靈思Jtag_bridge_loader生成-v2

Efinity版本：2023.1及以前版本。

易靈思器通過jtag bridge燒寫flash時(shí)需要自己生成一個(gè)jtage birdge文件。jtage bridge 工程的目的是為了打通JTAG與flash的連接。

（1）打開IPM

(2)選擇Memory Controllers -->Jtag spi flash loader

(3)隨便命個(gè)名。可以考慮把fifo深度加大。

（4）在Deliverables界面根據(jù)自己的需要選擇相應(yīng)的demo，如果沒有找到自己想用的器件就選擇相近的生成之后自己修改器件 。

（5）生成IP之后,會(huì)在IP目錄文件夾下生成一個(gè)example design，打開該工程。

這里需要說明的是，如果是Trion系列FPGA因?yàn)闆]有片內(nèi)晶振，所以需要外部提供，這時(shí)要打開interface Designer然后自己指定電路板上提供的時(shí)鐘。比如在demo板上有一個(gè)外掛25M晶振，參考用法如下圖。

如果是鈦金系列，可以使用片上晶振可以用作PLL的參考時(shí)鐘，生成demo時(shí)也是默認(rèn)使用片上晶振。所以只在編譯即可使用。

（6）配置程序時(shí)，選擇SPI Active using JTAG Bridge。在Auto configure jtag bridge Image欄選擇生成的bit文件。上面的Image欄選擇自己的工程hex數(shù)據(jù)流。

（7）燒寫。點(diǎn)擊start，燒寫完成后會(huì)提示finished with Flash Controller(via JTAG)表示燒寫成功。

Efinity版本：2023.2

可能有人在想為什么別的廠家的燒寫的時(shí)候不需要生成bridge文件呢，那是因?yàn)樗麄円呀?jīng)提前做好了。在2023.2版本及以后易靈思也對(duì)鈦金器件進(jìn)行了相應(yīng)的支持。

打開programmer，并選擇Programming Mode可以看到，2023.2已經(jīng)支持Jtage Bridge(new)和（legacy)兩種方式，其中l(wèi)egacy方式就是指2023.1及以前的版本的使用的方式，需要自己生成bridge工程。而new這種方式是易靈思內(nèi)部提供了相應(yīng)的bridge文件，以我的電腦為例，在C:Efinity2023.2pgmflititanium路徑下。而且客戶只要選擇new這種方式軟件也會(huì)默認(rèn)自動(dòng)選擇對(duì)應(yīng)器件的bridge文件。而且這種方式的birdge文件燒寫程序的速度要比lgeacy方式的快很多。

另外有一點(diǎn)要強(qiáng)調(diào)一下，是否可以用2023.2自帶的birdge文件用于老版本的燒寫從而把速度提上來呢？結(jié)論是不行的。如果這樣操作就會(huì)報(bào)No serial flash detected,aborting flash programming的錯(cuò)誤。

對(duì)于trion器件，因?yàn)闆]有內(nèi)部晶振的原因，所以必須要指定外部時(shí)鐘管腳，所以暫時(shí)還沒有提供相應(yīng)的工程。

打完收功，操作比較簡(jiǎn)單，不啰嗦。如有問題歡交流。