附錄一芯片量產(chǎn)測(cè)試常用“黑話”

Perface

最近部門來了一個(gè)日本回來的同事，雖然他盡量用非常Poor的中文給我解釋一些東西，其中還夾雜著一些英文讓我很受挫，于是最近來學(xué)一下WAT中的常用的單詞含義。

直接去查縮寫、查單詞很難去記住，要把具體的東西放在具體的場景，引發(fā)知識(shí)的連接才會(huì)在腦子里留下一定的映像。

感興趣的一起來學(xué)習(xí)一下這篇不錯(cuò)的文章吧。

注釋是我查詢記錄，如有不妥，歡迎指出修正。

正文

CP是把壞的Die挑出來，可以減少封裝和測(cè)試的成本?？梢愿苯拥闹繵afer 的良率。

FT是把壞的chip挑出來；檢驗(yàn)封裝的良率。

現(xiàn)在對(duì)于一般的wafer工藝，很多公司多把CP給省了，減少成本。

CP對(duì)整片Wafer的每個(gè)Die來測(cè)試，而FT則對(duì)封裝好的Chip來測(cè)試。 CP Pass 才會(huì)去封裝。然后FT，確保封裝后也Pass。

WAT是Wafer Acceptance Test，對(duì)專門的測(cè)試圖形（test key）的測(cè)試，通過電參數(shù)來監(jiān)控各步工藝是否正常和穩(wěn)定；

CP是wafer level的chip probing，是整個(gè)wafer工藝，包括backgrinding和backmetal（if need），對(duì)一些基本器件參數(shù)的測(cè)試，如vt（閾值電壓），Rdson（導(dǎo)通電阻），BVdss（源漏擊穿電壓），Igss（柵源漏電流），Idss（漏源漏電流）等，一般測(cè)試機(jī)臺(tái)的電壓和功率不會(huì)很高；

FT是packaged chip level的Final Test，主要是對(duì)于這個(gè)（CP passed）IC或Device芯片應(yīng)用方面的測(cè)試，有些甚至是待機(jī)測(cè)試；

Pass FP還不夠，還需要做process qual 和product qual CP 測(cè)試對(duì)Memory來說還有一個(gè)非常重要的作用，那就是通過MRA計(jì)算出chip level 的Repair address，通過Laser Repair將CP測(cè)試中的Repairable die 修補(bǔ)回來，這樣保證了yield和reliability兩方面的提升。

Pass FP：這里的"Pass FP"可能指的是通過Failure Analysis（故障分析）的過程。在這個(gè)過程中，對(duì)可能存在的故障或問題進(jìn)行檢測(cè)和識(shí)別，并對(duì)其進(jìn)行修復(fù)和改進(jìn)。

process qual：過程質(zhì)量保證(process qual)是指通過嚴(yán)格控制生產(chǎn)或服務(wù)過程的質(zhì)量標(biāo)準(zhǔn)，以確保產(chǎn)品或服務(wù)的質(zhì)量達(dá)到預(yù)期水平。

product qual：產(chǎn)品品質(zhì)保證(product qual)是一種質(zhì)量控制方法，以確保產(chǎn)品或服務(wù)的質(zhì)量符合客戶的需求和期望。

CP 測(cè)試：這里的"CP"可能指的是Copy Protection（復(fù)制保護(hù)）。這是一種保護(hù)數(shù)字內(nèi)容免遭未經(jīng)授權(quán)的復(fù)制、分發(fā)或展示的技術(shù)。這種測(cè)試的目的是為了確保復(fù)制保護(hù)機(jī)制的有效性和安全性。

MRA：MRA可能指的是Memory Read Access（內(nèi)存讀取訪問）。這通常涉及到在計(jì)算機(jī)內(nèi)存中讀取數(shù)據(jù)的過程。

chip level：在電子工程中，"chip level"通常指的是在芯片級(jí)別進(jìn)行操作或分析。這可能涉及到對(duì)集成電路（Integrated Circuit）或其他微型電子設(shè)備進(jìn)行測(cè)試、修復(fù)或改進(jìn)。

Rerepair address：這可能指的是在內(nèi)存中用于修復(fù)或替換數(shù)據(jù)的地址。這通常涉及到數(shù)據(jù)存儲(chǔ)和訪問的過程。

Laser Repair：激光修復(fù)是一種用于修復(fù)或替換半導(dǎo)體芯片中損壞部分的工藝。這種技術(shù)使用激光束來消除損壞的電路元件，并替換為新的、健康的元件。

yield：這里指的是生產(chǎn)率或產(chǎn)量。這是衡量生產(chǎn)效率或生產(chǎn)出的產(chǎn)品數(shù)量的指標(biāo)。

reliability：可靠性是指產(chǎn)品或服務(wù)在特定條件下、在一定時(shí)間內(nèi)完成特定功能的能力。這里的"reliability"指的是產(chǎn)品或服務(wù)的可靠性水平。

?CP是對(duì)wafer進(jìn)行測(cè)試，檢查fab廠制造的工藝水平?FT是對(duì)package進(jìn)行測(cè)試，檢查封裝廠制造的工藝水平

對(duì)于測(cè)試項(xiàng)來說，有些測(cè)試項(xiàng)在CP時(shí)會(huì)進(jìn)行測(cè)試，在FT時(shí)就不用再次進(jìn)行測(cè)試了，節(jié)省了FT測(cè)試時(shí)間；

但是有些測(cè)試項(xiàng)必須在FT時(shí)才進(jìn)行測(cè)試（不同的設(shè)計(jì)公司會(huì)有不同的要求）

一般來說，

?CP測(cè)試的項(xiàng)目比較多，比較全；?FT測(cè)的項(xiàng)目比較少，但都是關(guān)鍵項(xiàng)目，條件嚴(yán)格。

但也有很多公司只做FT不做CP（如果FT和封裝yield高的話，CP就失去意義了）。

在測(cè)試方面，CP比較難的是探針卡的制作，并行測(cè)試的干擾問題。

FT相對(duì)來說簡單一點(diǎn)。

還有一點(diǎn)，memory測(cè)試的CP會(huì)更難，因?yàn)橐鰎edundancy analysis，寫程序很麻煩。

CP在整個(gè)制程中算是半成品測(cè)試，目的有2個(gè)，

?1是監(jiān)控前道工藝良率，?2是降低后道成本（避免封裝過多的壞芯片），

其能夠測(cè)試的項(xiàng)比FT要少些。

最簡單的一個(gè)例子，碰到大電流測(cè)試項(xiàng)CP肯定是不測(cè)的（探針容許的電流有限），這項(xiàng)只能在封裝后的FT測(cè)。

不過許多項(xiàng)CP測(cè)試后FT的時(shí)候就可以免掉不測(cè)了（可以提高效率），所以有時(shí)會(huì)覺得FT的測(cè)試項(xiàng)比CP少很多。

應(yīng)該說WAT的測(cè)試項(xiàng)和CP/FT是不同的。

CP不是制造（FAB）測(cè)的！ 而CP的項(xiàng)目是從屬于FT的（也就是說CP測(cè)的只會(huì)比FT少），項(xiàng)目完全一樣的；不同的是卡的SPEC而已；

因?yàn)榉庋b都會(huì)導(dǎo)致參數(shù)漂移，所以CP測(cè)試SPEC收的要比FT更緊以確保最終成品FT良率。

還有相當(dāng)多的DH把wafer做成幾個(gè)系列通用的die，在CP是通過trimming來定向確定做成其系列中的某一款，這是解決相似電路節(jié)省光刻版的最佳方案；

所以除非你公司的wafer封裝成device是唯一的，且WAT良率在99%左右，才會(huì)盲封的。

這里的“DH”指的是“Design House”，即設(shè)計(jì)公司。這些公司通常為電子設(shè)備制造商提供芯片設(shè)計(jì)和芯片組解決方案。它們可能會(huì)將wafer（晶圓）做成幾個(gè)系列通用的die（芯片），以提供給不同的客戶使用。

“WAT”可能是指“Wafer Acceptance Test”，即晶圓接受測(cè)試。這是在半導(dǎo)體制造過程中進(jìn)行的一種測(cè)試，用于確保晶圓的質(zhì)量和可靠性。

“device”在這里指的是通過WAT測(cè)試后的芯片設(shè)備，即將wafer封裝成一個(gè)個(gè)獨(dú)立的芯片。

“盲封”在這里可能指的是在不知道芯片具體功能或規(guī)格的情況下進(jìn)行封裝。通常情況下，為了確保封裝的質(zhì)量和可靠性，需要進(jìn)行嚴(yán)格的測(cè)試和驗(yàn)證。如果公司的晶圓封裝成芯片的過程是唯一的，且WAT良率在99%左右，那么就可以進(jìn)行盲封，即在不了解芯片具體功能或規(guī)格的情況下進(jìn)行封裝。

據(jù)我所知盲封的DH很少很少，風(fēng)險(xiǎn)實(shí)在太大，不容易受控。

?WAT：wafer level 的管芯或結(jié)構(gòu)測(cè)試?CP：wafer level 的電路測(cè)試含功能?FT：device level 的電路測(cè)試含功能CP=chip probingFT=Final Test

CP 一般是在測(cè)試晶圓，封裝之前看，封裝后都要FT的。不過bump wafer是在裝上錫球，probing后就沒有FT

FT是在封裝之后，也叫“終測(cè)”。意思是說測(cè)試完這道就直接賣去做application。

?CP用prober，probe card。FT是handler，socket CP比較常見的是room temperature=25度，F(xiàn)T可能一般就是75或90度 CP沒有QA buy-off（質(zhì)量認(rèn)證、驗(yàn)收）

CP兩方面

?1.監(jiān)控工藝，所以呢，覺得probe實(shí)際屬于FAB范疇?1.控制成本。Financial fate。我們知道FT封裝和測(cè)試成本是芯片成本中比較大的一部分，所以把次品在probe中reject掉或者修復(fù)，最有利于控制成本

?FT: 終測(cè)通常是測(cè)試項(xiàng)最多的測(cè)試了，有些客戶還要求3溫測(cè)試，成本也最大。 至于測(cè)試項(xiàng)呢，?1.如果測(cè)試時(shí)間很長，CP和FT又都可以測(cè)，像trim項(xiàng)，加在probe能顯著降低時(shí)間成本，當(dāng)然也要看客戶要求。?1.關(guān)于大電流測(cè)試呢，F(xiàn)T多些，但是我在probe也測(cè)過十幾安培的功率mosfet，一個(gè)PAD上十多個(gè)needle。?1.有些PAD會(huì)封裝到device內(nèi)部，在FT是看不到的，所以有些測(cè)試項(xiàng)只能在CP直接測(cè)，像功率管的GATE端漏電流測(cè)試Igss CP測(cè)試主要是挑壞die，修補(bǔ)die，然后保證die在基本的spec內(nèi)，function well。 FT測(cè)試主要是package完成后，保證die在嚴(yán)格的spec內(nèi)能夠function。

關(guān)于3溫測(cè)試：這是一種特殊的測(cè)試方法，它要求在三個(gè)不同的溫度下對(duì)產(chǎn)品進(jìn)行測(cè)試，通常是常溫（25℃左右）、高溫（如60℃或70℃）和低溫（如-20℃或-40℃）。這種測(cè)試的目的是為了檢查產(chǎn)品在不同溫度下的性能和可靠性，以確保產(chǎn)品能在不同環(huán)境下正常工作。

關(guān)于Trim項(xiàng)：Trim在這里可能指的是微調(diào)或者校準(zhǔn)的意思。在電子產(chǎn)品測(cè)試中，Trim測(cè)試通常指的是對(duì)一些可以調(diào)整的參數(shù)進(jìn)行微調(diào)或校準(zhǔn)，以確保產(chǎn)品的性能達(dá)到最佳。例如，在測(cè)試一個(gè)頻率調(diào)整的振蕩器時(shí)，Trim測(cè)試可能包括在不同的頻率設(shè)置下測(cè)試振蕩器的性能，以找到最佳的工作頻率。

關(guān)于加在probe能顯著降低時(shí)間成本：這可能指的是在測(cè)試過程中使用一些特定的測(cè)試工具或設(shè)備（probe），這些工具或設(shè)備可以更快地完成某些測(cè)試，從而顯著降低測(cè)試所需的時(shí)間和成本。例如，使用自動(dòng)化測(cè)試設(shè)備進(jìn)行功能測(cè)試，可以比手動(dòng)測(cè)試更快、更準(zhǔn)確地完成測(cè)試，從而降低測(cè)試時(shí)間和成本。

關(guān)于客戶要求：客戶要求通常是指在產(chǎn)品設(shè)計(jì)和生產(chǎn)過程中，客戶對(duì)產(chǎn)品的性能、功能、質(zhì)量、可靠性等方面的要求。這些要求可能會(huì)影響測(cè)試的策略和方法，例如客戶可能要求進(jìn)行更嚴(yán)格的測(cè)試以保證產(chǎn)品的質(zhì)量和可靠性。

?CP的難點(diǎn)在于，如何在最短的時(shí)間內(nèi)挑出壞die，修補(bǔ)die。?FT的難點(diǎn)在于，如何在最短的時(shí)間內(nèi)，保證出廠的Unit能夠完成全部的Function。

小結(jié)

半導(dǎo)體生產(chǎn)流程由

?晶圓制造，?晶圓測(cè)試，?芯片封裝?封裝后測(cè)試組成，

而測(cè)試環(huán)節(jié)主要集中在

?WAT，?CP?FT

三個(gè)環(huán)節(jié)。

圖1 集成電路設(shè)計(jì)、制造、封裝流程示意圖

WAT

WAT（Wafer Acceptance Test）測(cè)試，也叫PCM（Process Control Monitoring），對(duì)Wafer 劃片槽（Scribe Line）測(cè)試鍵（Test Key）的測(cè)試，通過電性參數(shù)來監(jiān)控各步工藝是否正常和穩(wěn)定.

例如CMOS的電容，電阻， Contact，Metal Line 等，一般在wafer完成制程前，是Wafer從Fab廠出貨到封測(cè)廠的依據(jù)，測(cè)試方法是用Probe Card扎在Test Key的Metal Pad上，Probe Card另一端接在WAT測(cè)試機(jī)臺(tái)上，由WAT Recipe自動(dòng)控制測(cè)試位置和內(nèi)容，測(cè)完某條Test Key后，Probe Card會(huì)自動(dòng)移到下一條Test Key，直到整片Wafer測(cè)試完成。

WAT測(cè)試有問題，超過SPEC，一般對(duì)應(yīng)Fab各個(gè)Module制程工藝或者機(jī)臺(tái)Shift，例如Litho OVL異常，ETCH CD 偏小，PVD TK偏大等等。WAT有嚴(yán)重問題的Wafer會(huì)直接報(bào)廢。

WAT測(cè)試：這是對(duì)半導(dǎo)體晶圓（Wafer）的接受測(cè)試，用于監(jiān)控各步工藝是否正常和穩(wěn)定。它也被稱為PCM（Process Control Monitoring），是一種通過電性參數(shù)來檢驗(yàn)半導(dǎo)體制造過程中工藝控制的方法。

劃片槽（Scribe Line）和測(cè)試鍵（Test Key）：這是在半導(dǎo)體制造過程中用于WAT測(cè)試的兩個(gè)關(guān)鍵元素。劃片槽是沿著晶圓邊緣的窄條，用于后續(xù)的切割（dicing）過程。測(cè)試鍵則是設(shè)在劃片槽內(nèi)或者邊緣的特定區(qū)域，用于WAT測(cè)試。 電性參數(shù)：這些參數(shù)包括電容、電阻、接觸以及金屬線路等，這些都是在制造過程中需要監(jiān)控的重要指標(biāo)。它們反映了半導(dǎo)體器件的電氣特性，如電流傳導(dǎo)能力、電壓承受能力等。

Probe Card：這是一種測(cè)試工具，用于連接WAT測(cè)試機(jī)臺(tái)和測(cè)試鍵。它的一端與測(cè)試鍵的金屬pad接觸，另一端連接到WAT測(cè)試機(jī)臺(tái)。

WAT Recipe：這應(yīng)該是某種自動(dòng)控制測(cè)試位置和內(nèi)容的軟件或者程序，它可以根據(jù)預(yù)先設(shè)定的參數(shù)來指導(dǎo)Probe Card進(jìn)行準(zhǔn)確的測(cè)試。

SPEC：這應(yīng)該是特定于WAT測(cè)試的規(guī)格或者標(biāo)準(zhǔn)，超出這個(gè)規(guī)格或者標(biāo)準(zhǔn)可能意味著半導(dǎo)體制造過程中的某些工藝或者機(jī)臺(tái)存在問題。

Module制程工藝或者機(jī)臺(tái)Shift：這是指在半導(dǎo)體制造過程中，如光刻（Litho）、蝕刻（Etch）、薄膜沉積（PVD）等工藝模塊出現(xiàn)問題，或者是機(jī)臺(tái)的運(yùn)行狀態(tài)發(fā)生變化。

Litho OVL異常、ETCH CD 偏小、PVD TK偏大：這些都是對(duì)半導(dǎo)體制造過程中可能出現(xiàn)的問題的描述。其中Litho OVL異?？赡苤傅氖枪饪踢^程中的光學(xué)臨近效應(yīng)（Optical Proximity Effect）異常；ETCH CD 偏小可能指的是蝕刻后線條寬度小于預(yù)期；PVD TK偏大可能指的是薄膜沉積過程中的厚度偏差。

報(bào)廢：如果WAT測(cè)試出現(xiàn)嚴(yán)重問題，比如大量電性參數(shù)超出規(guī)格，或者連續(xù)出現(xiàn)工藝問題，那么整片半導(dǎo)體晶圓會(huì)被判定為不合格，進(jìn)行報(bào)廢處理。

IC測(cè)試鍵（Test Key）是指用于測(cè)試半導(dǎo)體芯片上電路性能和可靠性的特定鍵。這些鍵通常在芯片制造過程中設(shè)置，用于在生產(chǎn)線上進(jìn)行自動(dòng)化測(cè)試。測(cè)試鍵的設(shè)計(jì)和位置取決于芯片的類型和功能。

通過使用測(cè)試鍵，可以測(cè)試芯片的電性能、功能和可靠性。測(cè)試鍵通常會(huì)連接到芯片上的電路，以便在測(cè)試期間測(cè)量電流、電壓和其他電氣參數(shù)。此外，測(cè)試鍵還可以用于驗(yàn)證芯片的功能，例如通過施加特定的輸入信號(hào)并檢查輸出信號(hào)來測(cè)試芯片的邏輯功能。

測(cè)試鍵對(duì)于確保芯片的質(zhì)量和可靠性非常重要。通過使用測(cè)試鍵，可以檢測(cè)到制造過程中的缺陷和問題，并及時(shí)采取措施進(jìn)行修復(fù)和改進(jìn)。因此，測(cè)試鍵是確保半導(dǎo)體芯片質(zhì)量和性能的重要工具之一。

CP

CP（Circuit Probing）也叫“Wafer Probe”或者“Die Sort”，是對(duì)整片Wafer的每個(gè)Die的基本器件參數(shù)進(jìn)行測(cè)試，例如Vt（閾值電壓），Rdson（導(dǎo)通電阻），BVdss（源漏擊穿電壓），Igss（柵源漏電流），Idss（漏源漏電流）等，把壞的Die挑出來，會(huì)用墨點(diǎn)（Ink）標(biāo)記，可以減少封裝和測(cè)試的成本，CP pass才會(huì)封裝，一般測(cè)試機(jī)臺(tái)的電壓和功率不高，CP是對(duì)Wafer的Die進(jìn)行測(cè)試，檢查Fab廠制造的工藝水平。

CP測(cè)試程序和測(cè)試方法優(yōu)化是Test Engineer努力的方向，下面介紹幾種降低CP測(cè)試成本的方法。

?1.同一個(gè)Probe Card可以同時(shí)測(cè)多個(gè)Die，如何排列可以減少測(cè)試時(shí)間？假設(shè)Probe Card可以同時(shí)測(cè)6個(gè)Die，那么是2×3排列還是3×2，或者1×6，都會(huì)對(duì)扎針次數(shù)產(chǎn)生影響，不同的走針方向，也會(huì)產(chǎn)生Test時(shí)間問題。?2.隨著晶圓尺寸越來越大，晶圓上的Die越來越多，很多公司CP Test會(huì)采用抽樣檢查（Sampling Test）的方式來減少測(cè)試時(shí)間，至于如何抽樣，涉及不同的Test Recipe，一些大數(shù)據(jù)實(shí)時(shí)監(jiān)控軟件可以在測(cè)試的同時(shí)按照一定算法控制走針方向，例如抽測(cè)到一個(gè)Die失效后，Probe Card會(huì)自動(dòng)圍繞這個(gè)Die周圍一圈測(cè)試，直到測(cè)試沒有問題，再進(jìn)行下一個(gè)Die的抽測(cè)，這種方法可以明顯縮短測(cè)試時(shí)間。

FT

FT（final test）是對(duì)封裝好的Chip進(jìn)行Device應(yīng)用方面的測(cè)試，把壞的chip挑出來，F(xiàn)T pass后還會(huì)進(jìn)行process qual和product qual，F(xiàn)T是對(duì)package進(jìn)行測(cè)試，檢查封裝造廠的工藝水平。

FT的良率一般都不錯(cuò)，但由于FT測(cè)試比CP包含更多的項(xiàng)目，也會(huì)遇到Low Yield問題，而且這種情況比較復(fù)雜，一般很難找到root cause。

廣義上的FT也稱為ATE（Automatic Test Equipment），一般情況下，ATE通過后可以出貨給客戶，但對(duì)于要求比較高的公司或產(chǎn)品，F(xiàn)T測(cè)試通過之后，還有SLT（System Level Test）測(cè)試，也稱為Bench Test。

SLT

SLT測(cè)試比ATE測(cè)試更嚴(yán)格，一般是功能測(cè)試，測(cè)試具體模塊的功能是否正常。成都中冷低溫的ThermoStream TS-780高低溫沖擊氣流儀以速度、精度和可靠性作為基本設(shè)計(jì)標(biāo)準(zhǔn)，提供了非常先進(jìn)的溫度測(cè)試能力。

溫度轉(zhuǎn)換從-55℃到+125℃之間轉(zhuǎn)換約10秒，并有更廣泛的溫度范圍-80℃到+225℃; 經(jīng)長期的多工況驗(yàn)證，滿足更多生產(chǎn)環(huán)境和工程環(huán)境的要求。

TS-780應(yīng)用于提供老化測(cè)試、特性分析、高低溫溫變測(cè)試、溫度沖擊測(cè)試、失效分析等可靠性試驗(yàn)，用于芯片、微電子器件、集成電路 （SOC、FPGA、PLD、MCU、ADC/DAC、DSP 等） 、閃存 Flash、UFS、eMMC 、PCBs、MCMs、MEMS、IGBT、傳感器、小型模塊組件等電子元器件/模塊冷熱測(cè)試。

?WAT是在晶圓制造過程中進(jìn)行的測(cè)試，通過對(duì)Die與Die之間Scribe Line Test Key電學(xué)性能的測(cè)試，來監(jiān)控Fab制程的穩(wěn)定性；?CP測(cè)試是制造完成后，封測(cè)之前進(jìn)行的電學(xué)測(cè)試，把壞的Die標(biāo)記出來，減少封裝的成本；?FT是Die切割，打磨，封裝后進(jìn)行器件功能性的測(cè)試，可以評(píng)價(jià)封測(cè)廠的封裝水平，只有所有的測(cè)試都通過后，才可以應(yīng)用到產(chǎn)品上。

附錄一芯片量產(chǎn)測(cè)試常用“黑話”

1、TO

Tape Out，流片，指提交最終GDSII文件給到Foundry進(jìn)行fab加工。

2、MPW

Multi Project Wafer，多項(xiàng)目晶圓，將多個(gè)使用相同工藝的集成芯片放在同一晶圓片上進(jìn)行流片，制造完成后，每個(gè)設(shè)計(jì)可以得到數(shù)十片芯片樣品，多用于出前期工程片。

3、Full Mask

全掩膜，即制造流程中全部掩膜都為某集成芯片設(shè)計(jì)服務(wù)，小批試產(chǎn)及量產(chǎn)階段。

4、Shuttle

MPW時(shí)間，每月或每季度固定時(shí)間，即“班車”。

5、SEAT

一次MPW的最小面積，可一次選擇多個(gè)Seat。

6、Wafer

晶圓，多為8寸、12寸。

7、notch

缺口，用于判別晶圓方向。

8、Yield

良率，CP良率、FT良率、綜合良率。

9、CP

Circuit Probing、Chip Probing，晶圓測(cè)試，一般遍歷測(cè)試整片Wafer的每個(gè)die，確保die滿足DC、AC、功能設(shè)計(jì)要求。一般有多道CP，如MCU類芯片：CP1、CP2測(cè)試Flash，CP3測(cè)試定制化功能，CP4高溫測(cè)試等。CP測(cè)試項(xiàng)理論上較FT測(cè)試項(xiàng)多，提前篩除Fail die以節(jié)省成本，且一般情況下CP測(cè)試扎針pad少，同測(cè)Site數(shù)多，機(jī)時(shí)成本較FT低。

10、FT

Final Test，終測(cè)、成測(cè)，對(duì)package后的芯片進(jìn)行定制化測(cè)試，芯片出廠前最后一道關(guān)卡。

11、Foundry

晶圓廠，如臺(tái)積電（TSMC）。

12、Die

wafer切割后的最小單元，即封裝前的芯片。

13、Chip

芯片，即我們見到的封裝好后的芯片。

14、IP

Intellectual Property Core，非網(wǎng)絡(luò)中所說的IP地址、IP協(xié)議，而是芯片設(shè)計(jì)行業(yè)中的IP核，即知識(shí)產(chǎn)權(quán)核，是可重用設(shè)計(jì)方法學(xué)中的可重用模塊，如UART、SPI、IIC等。

15、SOC

System On Chip，片上系統(tǒng)，包含CPU、總線、外設(shè)等都在一顆芯片內(nèi)部實(shí)現(xiàn)。

16、MCU

Microcontroller Unit，微控制器單元，概念和SOC類似，但MCU是芯片類型，SOC是設(shè)計(jì)方式。將CPU、memory、Timer、ADC、DMA等整合在一顆芯片上，形成的微型芯片級(jí)計(jì)算機(jī)。

17、RTL

register-transferlevel，描述同步數(shù)字電路的硬件描述語言。

18、Netlist

網(wǎng)表，RTL經(jīng)過綜合生成。

19、SDC

設(shè)計(jì)提供約束文件，綜合工具需要SDC才能將RTL轉(zhuǎn)換成netlist，主要包括：芯片工作頻率，芯片IO時(shí)序，設(shè)計(jì)規(guī)則，特殊路徑等。

20、GDS

netlist經(jīng)過后端工具編程版圖，而版圖提交給foundry的就是GDS II

21、Merge

拼接，將模塊、程序等合并。

22、Margin

邊界，如Margin Test以確定芯片設(shè)計(jì)上下限值是否滿足需求。

23、OD

針壓，指CP測(cè)試階段，Prober扎在wafer pad上的機(jī)械壓力值，一般根據(jù)工藝、晶圓、測(cè)試者經(jīng)驗(yàn)、彈坑實(shí)驗(yàn)確定。

24、彈坑

彈坑實(shí)驗(yàn)，CP廠使用不同的針壓力對(duì)未扎過針的die進(jìn)行扎針驗(yàn)證，在封裝廠進(jìn)行鋁層腐蝕后，觀測(cè)哪組針壓下出現(xiàn)彈坑；將結(jié)果反饋CP廠，由其參考實(shí)驗(yàn)結(jié)果調(diào)整在CP測(cè)試時(shí)施加針壓大小。彈坑實(shí)驗(yàn)die作報(bào)廢處理，在wafer制程及pad鋁層厚度不變情況下，只需進(jìn)行1次彈坑實(shí)驗(yàn)。

25、TD

Touch down，下針，CP測(cè)試中單次扎針。

26、fab

將設(shè)計(jì)文件交付工廠生產(chǎn)的過程，也代指fab廠。

27、layout

設(shè)計(jì)。

28、tolerance

容忍度，一般在LB布局布線時(shí)提到，如測(cè)試項(xiàng)要求有哪些Pin腳的走線線長要一致，阻抗限制等。

29、LB

Load Board，ATE上放置的根據(jù)不同芯片定制的母版，用以承載芯片進(jìn)行批量測(cè)試。

30、probe

探針，一般指CP階段給pad扎針的針，在針卡上，針卡需針對(duì)wafer定制。

31、prober

放置并傳輸wafer的機(jī)器，CP測(cè)試時(shí)的設(shè)備。

32、Site

測(cè)試座位，一般指同測(cè)數(shù)，需根據(jù)芯片測(cè)試所需資源評(píng)估同測(cè)數(shù)量。

33、Socket

測(cè)試座、治具，芯片放置其中，需定制。

34、Kit

FT量產(chǎn)測(cè)試時(shí)使用，連接Handler和LB，吸取芯片并壓緊進(jìn)行測(cè)試后分bin，需定制。

35、Handler

機(jī)械手，安裝Kit后設(shè)置操作流程自動(dòng)進(jìn)行FT測(cè)試。

36、ATE

Automatic Test Equipment，自動(dòng)化測(cè)試設(shè)備，專用于芯片量產(chǎn)測(cè)試，量產(chǎn)測(cè)試工程師吃飯的家伙。

37、板卡

ATE內(nèi)部搭載的資源，不同板卡不同功能、資源，搭配不同板卡可實(shí)現(xiàn)各種測(cè)試要求。

38、probe card

針卡，一般根據(jù)芯片pad位置定制針卡，分為工程卡和量產(chǎn)卡，對(duì)應(yīng)調(diào)試階段和量產(chǎn)階段，插在共板上連接測(cè)試機(jī)。

39、GU

Golden Unit，金手指，也叫Golden Sample，指經(jīng)過測(cè)試驗(yàn)證的good chip，可用于環(huán)境調(diào)試時(shí)驗(yàn)證環(huán)境是否正常。

40、pitch

中心距（間距），die pitch、pad pitch。

41、cable

cable連接線，一般一端連接測(cè)試機(jī)母板，一端連接芯片測(cè)試板。

42、IQC

Incoming Quality Control，來料檢驗(yàn)。

43、bake

烘烤，CP測(cè)試中可選步驟。

44、pad

die的pin，pad數(shù)量多于pin數(shù)。

45、pin

chip的pin。

46、map

一般用在wafer測(cè)試中，顯示測(cè)試結(jié)果pass/fail、分bin等。

47、UV

紫外線照射，封裝時(shí)進(jìn)行，memory芯片除外。

48、自主回收

CP、FT測(cè)試中對(duì)第一次測(cè)試fail die的處理，將對(duì)其自動(dòng)進(jìn)行重新復(fù)測(cè)，稱為自主回收。

49、package

封裝，wafer做完CP測(cè)試后，會(huì)在封裝廠經(jīng)過磨劃、拋光、切割等工序，形成die，同時(shí)將CP測(cè)試中暴露出的fail die挑粒，最后對(duì)good die進(jìn)行封裝，進(jìn)行FT測(cè)試。

50、Bin

分類，測(cè)試時(shí)pass/fail芯片放置或編號(hào)作區(qū)分，分為HW Bin和SW Bin，Bin號(hào)由工程師定義，一般與DC、AC等測(cè)試參數(shù)相關(guān)。

51、Spacing

間距。