0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

什么是SOI襯底?SOI襯底的優(yōu)勢是什么?

中科院半導體所 ? 來源:Tom聊芯片智造 ? 2023-10-10 18:14 ? 次閱讀

芯片制程中,經(jīng)常會聽到“SOI”這個名詞。而芯片制造上也通常使用SOI襯底制造集成電路。SOI襯底的獨特結構可以大大提高芯片的性能,那么SOI到底是什么?有哪些優(yōu)點?應用在哪些領域?如何制造?

什么是SOI襯底? SOI是Silicon-On-Insulator的縮寫。直譯為在絕緣層上的硅。實際的結構是,硅片上有一層超薄的絕緣層,如SiO2。在絕緣層上又有一層薄薄的硅層,這種結構將有源硅層與襯底的硅層分開。而在傳統(tǒng)的硅制程中,芯片直接在硅襯底上形成,沒有使用絕緣體層。

a4618e7e-6754-11ee-939d-92fbcf53809c.jpg

SOI襯底的優(yōu)勢?

低基板漏電流

由于存在一個氧化硅(SiO2)的絕緣層,它有效地隔離了晶體管和底部的硅襯底。這種隔離減少了從有源層到基板的不希望的電流。漏電流會隨著溫度的升高而增加,因此在高溫環(huán)境中可以顯著提高芯片的可靠性。

減少寄生電容

在SOI結構中,寄生電容得到了顯著減小。寄生電容通常會限制速度和增大功耗,因此它們在信號傳輸過程中增加了額外的延遲,并消耗了額外的能量。通過減少這些寄生電容,在高速或低功耗芯片中應用很普遍。與CMOS制程的普通的芯片相比,SOI 芯片的速度可提高 15%,功耗可降低 20%。

a472bc26-6754-11ee-939d-92fbcf53809c.png

噪聲隔離

在混合信號應用中,數(shù)字電路產(chǎn)生的噪聲可能會干擾模擬射頻電路,從而降低系統(tǒng)性能。由于SOI結構將有源硅層與基板隔開,它實際上實現(xiàn)了一種內(nèi)在的噪聲隔離。這意味著數(shù)字電路產(chǎn)生的噪聲較難通過襯底傳播到敏感的模擬電路。 SOI襯底怎么制造? 一般有三種方法:SIMOX,BESOI,晶體生長法等。由于篇幅有限,這里介紹一下比較普遍的SIMOX技術。

SIMOX,全名Separation by IMplantation of OXygen,即利用氧離子的注入和后續(xù)的高溫退火來在硅晶體中形成一個厚的二氧化硅(SiO2)層,這個層作為SOI結構的絕緣體層。

a47e0590-6754-11ee-939d-92fbcf53809c.png

? 高能氧離子被注入到硅襯底中的一個特定深度。通過控制氧離子的能量和劑量,能夠確定將來的二氧化硅層的深度和厚度。注入氧離子的硅片經(jīng)歷一個高溫退火過程,通常在1100°C到1300°C之間。在這個高溫下,注入的氧離子與硅反應,形成一個連續(xù)的二氧化硅層。這個絕緣層被埋在硅襯底下面,形成了一個SOI結構。表面的硅層成為制造芯片的功能層,而下面的二氧化硅層作為絕緣體層,將功能層與硅襯底隔離。 SOI襯底用在哪些芯片中? 可用在 CMOS 器件,射頻器件,硅光子器件中。

SOI襯底各層的常見厚度?

a48fee72-6754-11ee-939d-92fbcf53809c.jpg

硅基板層厚度:100μm / 300μm / 400μm / 500μm / 625μm ~及以上。 SiO2厚度:100 nm 至 10μm。 有源硅層:≥20nm。

編輯:黃飛

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 集成電路
    +關注

    關注

    5388

    文章

    11547

    瀏覽量

    361860
  • 寄生電容
    +關注

    關注

    1

    文章

    292

    瀏覽量

    19235
  • SOI
    SOI
    +關注

    關注

    4

    文章

    70

    瀏覽量

    17644
  • 芯片制程
    +關注

    關注

    0

    文章

    51

    瀏覽量

    4696

原文標題:什么是SOI襯底?

文章出處:【微信號:bdtdsj,微信公眾號:中科院半導體所】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    如何借助高均勻性的 SOI 優(yōu)化襯底在 MEMS 中實現(xiàn)多種設計創(chuàng)新?

    氧化埋層,SOI 襯底能夠為創(chuàng)新的 MEMS 器件設計提供更多可能。 ? 來源:Soitec ? 不斷增長的 MEMS 市場 MEMS 通常被定義為一種產(chǎn)品或工藝,可應用于廣泛的市場。據(jù)市場分析專家
    的頭像 發(fā)表于 04-21 14:44 ?5663次閱讀
    如何借助高均勻性的 <b class='flag-5'>SOI</b> 優(yōu)化<b class='flag-5'>襯底</b>在 MEMS 中實現(xiàn)多種設計創(chuàng)新?

    X-FAB宣布升級其襯底耦合分析工具,將BCD-on-SOI工藝納入其中

    應用范圍,讓用戶可以借助這一工具檢查不想要的襯底耦合效應。作為全球首家為BCD-on-SOI工藝提供此類分析功能的代工廠,X-FAB將這一最初面向XH018和XP018 180nm?Bulk CMOS工藝
    的頭像 發(fā)表于 04-21 17:37 ?6134次閱讀
    X-FAB宣布升級其<b class='flag-5'>襯底</b>耦合分析工具,將BCD-on-<b class='flag-5'>SOI</b>工藝納入其中

    射頻前端底層技術的卓越性能,RF-SOI為5G賦能

    電子發(fā)燒友網(wǎng)報道(文/李寧遠)SOI,Silicon-On-Insulator,絕緣襯底上的硅,在硅晶體管之間,加入絕緣體物質(zhì),可使兩者之間的寄生電容比原來的少上一倍。SOI又分為RF-SOI
    的頭像 發(fā)表于 02-19 00:59 ?3602次閱讀

    SOI技術介紹

    20-35%;2) 具有更低的功耗。由于減少了寄生電容,降低了漏電,SOI 器件功耗可減小35-70%;3) 消除了閂鎖效應;4) 抑制了襯底的脈沖電流干擾,減少了軟錯誤的發(fā)生;5) 與現(xiàn)有硅工藝兼容,可減少
    發(fā)表于 07-06 14:09

    常見幾種SOI襯底及隔離的介紹

    SOI(Silicon-On-Insulator,絕緣襯底上的硅)技術是在頂層硅和背襯底之間引入了一層埋氧化層。通過在絕緣體上形成半導體薄膜,SOI材料具有了體硅所無法比擬的優(yōu)點:可以
    發(fā)表于 01-12 10:47

    簡述LED襯底技術

    并非那么容易。三是低成本優(yōu)勢不明顯,當你增加一道工藝將硅襯底換成別的襯底時,基本上使用硅襯底成本低好處就沒有了。而藍寶石做襯底不需要另換基板
    發(fā)表于 03-15 10:20

    5G射頻前端 | RF MEMS與RF SOI 兩種工藝誰才是主流?

    SOI可以實現(xiàn)器件堆疊(device stacking),從而同時提高了功率與能效比;再次,RF SOI工藝采用的襯底降低了寄生效應,這樣制造出來的射頻芯片品質(zhì)因數(shù)更高、損耗更低、噪聲系數(shù)更好,同時
    發(fā)表于 07-13 08:50

    RF MEMS與RF SOI 兩種工藝誰才是主流?

    SOI可以實現(xiàn)器件堆疊(device stacking),從而同時提高了功率與能效比;再次,RF SOI工藝采用的襯底降低了寄生效應,這樣制造出來的射頻芯片品質(zhì)因數(shù)更高、損耗更低、噪聲系數(shù)更好,同時
    發(fā)表于 07-13 09:14

    基于FD-SOI的FPGA芯片有哪些技術優(yōu)勢及應用?

    基于FD-SOI的FPGA芯片有哪些技術優(yōu)勢?基于FD-SOI的FPGA芯片有哪些主要應用?
    發(fā)表于 06-26 07:14

    SOI工藝的廣泛應用

    絕緣體上硅(SOI)硅片由頂層硅膜、埋氧層和硅襯底三部分組成。
    的頭像 發(fā)表于 09-13 11:12 ?3109次閱讀

    RF-SOI具有的優(yōu)點

    射頻 SOI (RF-SOI)是采用 SOI 工藝技術制作的射頻器件和集成電路。SOI是指在體硅材料中插人一層 SiO2絕緣層的耐底結構。在SOI
    的頭像 發(fā)表于 09-27 09:09 ?4308次閱讀

    空腔-SOI襯底制造MEMS諧振器的工藝流程

    常規(guī)的絕緣層上硅 (Silicon on Insulator, SOI)是通過注氧隔離 (Separation by Implanted Oxygen, SIMOX)、智能切割 (Smart Cut) 等方法在體硅襯底中引入絕緣層,從而達到表層硅與
    的頭像 發(fā)表于 10-12 09:09 ?2158次閱讀

    絕緣體上硅(SOI)驅動芯片技術優(yōu)勢及產(chǎn)品系列

    (silicon-on-insulator,簡稱SOI),SOI指在硅的絕緣襯底上再形成一層薄的單晶硅,相對于傳統(tǒng)的導電型的硅襯底,它有三層結構,第一層是厚的硅
    的頭像 發(fā)表于 04-02 09:51 ?1636次閱讀
    絕緣體上硅(<b class='flag-5'>SOI</b>)驅動芯片技術<b class='flag-5'>優(yōu)勢</b>及產(chǎn)品系列

    FD-SOI與PD-SOI他們的區(qū)別在哪?

    本文簡單介紹了兩種常用的SOI晶圓——FD-SOI與PD-SOI。
    的頭像 發(fā)表于 03-17 10:10 ?2229次閱讀
    FD-<b class='flag-5'>SOI</b>與PD-<b class='flag-5'>SOI</b>他們的區(qū)別在哪?

    一文看懂SOI的重要性

    絕緣體上硅(SOI)技術的基本思想是通過將承載電子器件的晶片表面的薄層與用作機械支撐的塊晶片電絕緣來解決器件和襯底之間的寄生效應。 ? 大多數(shù)微電子器件僅利用硅晶圓頂部前幾百納米用于電路傳輸。晶片
    的頭像 發(fā)表于 12-10 10:12 ?349次閱讀
    一文看懂<b class='flag-5'>SOI</b>的重要性