談?wù)凜MOS反相器的靜態(tài)特性與動(dòng)態(tài)特性

直觀綜述

反相器是所有數(shù)字設(shè)計(jì)的核心。靜態(tài)CMOS反相器具有以下重要特性：

①輸出高電平為V DD ，輸出低電平為GND；

②屬于無比邏輯，功能不受晶體管相對(duì)尺寸影響；

③具有低輸出阻抗，輸入電阻極高；

④理論上具有無窮大扇出，單個(gè)反相器可以驅(qū)動(dòng)無窮多個(gè)門，增加扇出會(huì)增加傳播延時(shí)，動(dòng)態(tài)特性會(huì)變差，但不會(huì)影響穩(wěn)態(tài)特性；

⑤在穩(wěn)態(tài)工作情況下，電源線和地線之間沒有直接通路，沒有電流存在，意味著理論上沒有靜態(tài)功耗。

如下圖是一個(gè)靜態(tài)CMOS反相器的電路圖，由一個(gè)上拉的PMOS器件和一個(gè)下拉的NMOS器件組成。通過使用MOS管的開關(guān)模型，可以將其等效成右邊所示的反相器開關(guān)模型。當(dāng)V in ＝VDD時(shí)，下拉NMOS器件開始工作，PMOS器件斷開，將存儲(chǔ)在負(fù)載電容CL上的電壓放電至0V。當(dāng)V in ＝0V時(shí)，上拉PMOS器件開始工作，NMOS器件斷開，向負(fù)載電容CL充電至V DD 。

我們?yōu)槭裁匆褂肗MOS器件作為下拉器件，PMOS器件作為上拉器件呢？主要原因是PMOS器件是強(qiáng)1器件，而NMOS器件是強(qiáng)0器件。如下圖所示，使用NMOS器件放電時(shí)可以將存儲(chǔ)在負(fù)載電容CL上的電壓放電至0V，而使用PMOS器件只能放電至|V Tp |。同樣，使用PMOS器件充電時(shí)，可以向負(fù)載電容CL充電至V DD ，而使用NMOS器件只能充電至V DD -V Tn 。

PART TWO

靜態(tài)特性

我們可以通過公式進(jìn)行關(guān)系轉(zhuǎn)換，將PMOS器件的I-V特性曲線轉(zhuǎn)換到與NMOS器件相同的坐標(biāo)系中。

然后利用圖解法迭加NMOS和PMOS器件I-V特性曲線，便得到了如下圖所示的負(fù)載曲線，圖中紅線代表PMOS器件，藍(lán)線代表NMOS器件。

由于任何一個(gè)DC工作點(diǎn)成立，通過NMOS和PMOS器件的電流必須是相等的，再加上Vin是同樣的，便可以找到圖中的這些圓點(diǎn)，將這些圓點(diǎn)處的Vin和Vout整理出來，這樣就得到了下圖所示的反相器電壓傳輸特性曲線。

電壓傳輸特性曲線中有一個(gè)VM點(diǎn)，它便是開關(guān)閾值，一般定義為V in =Vout的點(diǎn)。圖解法求VM是找出ｙ＝ｘ函數(shù)與電壓傳輸特性曲線的交點(diǎn)。

公式法是使用手工分析的通用MOS模型，代入V in =V M 。假設(shè)兩個(gè)器件處于速度飽和，忽略溝道長(zhǎng)度調(diào)制效應(yīng)，于是有

反相器在VM處的增益可以通過對(duì)Vin求導(dǎo)得到。假設(shè)兩個(gè)器件處于速度飽和，不能忽略溝道長(zhǎng)度調(diào)制效應(yīng)。

在開關(guān)閾值附近對(duì)Vin求導(dǎo)，并求解：

噪聲容限是指在前一級(jí)輸出為最壞的情況下，為保證后一級(jí)正常工作，所允許的最大噪聲幅度。

其中NMH指的是高電平噪聲容限，NML指的是低電平噪聲容限。V IL 、VIH可以在VTC中求增益等于-1的工作點(diǎn)得到。

動(dòng)態(tài)特性

傳播延時(shí)表示一個(gè)信號(hào)通過一個(gè)門時(shí)所經(jīng)歷的時(shí)間，定義為輸入和輸出波形的50%翻轉(zhuǎn)點(diǎn)之間的時(shí)間。

我們將充電過程的開關(guān)模型轉(zhuǎn)換成一階RC網(wǎng)絡(luò)，列出電壓關(guān)系：

同理，我們可以求出放電過程的傳播延時(shí)t pHL ：

接下來我們看一下等效電阻的計(jì)算方法，計(jì)算通過NMOS晶體管放電時(shí)的等效電阻：

將等效電阻公式代入傳播延時(shí)公式中，忽略溝道調(diào)制：

下圖是CMOS反相器傳播延時(shí)與電源電壓的關(guān)系，我們可以觀察到當(dāng)V DD ?V tn +V DSATn /2時(shí)，延時(shí)對(duì)于電源電壓的變化較不敏感；當(dāng)VDD接近2VT時(shí)將看到延時(shí)開始迅速增長(zhǎng)。

通過以上討論，我們可以采取以下措施來減小傳播延時(shí)：

① 減小負(fù)載電容C L ：包括三部分電容：門本身的內(nèi)部擴(kuò)散電容，互連線電容和扇出電容；

② 增加晶體管寬長(zhǎng)比：會(huì)減小門的等效電阻，但增加晶體管尺寸也會(huì)增加本身的擴(kuò)散電容，因而增加了C L ，當(dāng)增加的擴(kuò)散電容開始超過由連線和扇出形成外部負(fù)載，增加門的尺寸就不再對(duì)延時(shí)有貢獻(xiàn)，這也被叫做自載效應(yīng)；

③ 提高V DD ：會(huì)增加功耗，并且當(dāng)增加的電壓超過一定程度后改善非常有限。

功耗

CMOS反相器的總功耗分為動(dòng)態(tài)功耗和靜態(tài)功耗，我們首先看一下動(dòng)態(tài)功耗。動(dòng)態(tài)功耗主要有兩種，由充放電電容引起的動(dòng)態(tài)功耗和由直接通路電流引起的動(dòng)態(tài)功耗。充放電電容引起的動(dòng)態(tài)功耗大致過程是在充電過程中，一半能量被PMOS管消耗，一半能量存儲(chǔ)在CL負(fù)載電容中；放電過程中，存儲(chǔ)在電容上的能量被NMOS管消耗。

f 0→1 ：稱為開關(guān)活動(dòng)性，是消耗能量的翻轉(zhuǎn)頻率，也就是每秒通斷次數(shù)

另一種動(dòng)態(tài)功耗是由于輸入波形存在上升和下降時(shí)間，導(dǎo)致在開關(guān)過程中從VDD到GND之間在短期內(nèi)出現(xiàn)一條直流通路，造成短路電流。

每個(gè)開關(guān)周期消耗的能量：

由直接通路電流引起的動(dòng)態(tài)功耗：

接下來，我們分析一下峰值電流Ipeak

? 當(dāng)負(fù)載很大，輸出的下降時(shí)間明顯比輸入上升時(shí)間大，輸入在輸出改變之前就已經(jīng)通過了過渡區(qū)，PMOS的源漏電壓近似為0，P管就基本關(guān)斷了，所以Ipeak很小

? 反之，當(dāng)負(fù)載很小，輸出下降時(shí)間明顯小于輸入上升時(shí)間，PMOS的VDS大部分時(shí)間等于V DD ,所以導(dǎo)致了最大的短路電流

我們得到的結(jié)論是：使輸出的下降時(shí)間大于輸入上升時(shí)間可以減小短路功耗，但輸出的上升/下降時(shí)間太大會(huì)降低電路速度，并在扇出門中引起短路電流。換句話說，當(dāng)負(fù)載電容比較小時(shí)，直接通路電流引起的動(dòng)態(tài)功耗將占主導(dǎo)，而當(dāng)負(fù)載電容較大時(shí)，充放電負(fù)載電容引起的動(dòng)態(tài)功耗將占主導(dǎo)。

靜態(tài)功耗一般由源(或漏）與襯底之間的反偏二極管漏電和亞閾值漏電構(gòu)成：

①源(或漏）與襯底之間的反偏二極管漏電

通常情況下非常小，該部分漏電是由熱產(chǎn)生的載流子引起的，該數(shù)值隨結(jié)溫而增加，并且呈指數(shù)關(guān)系。

②亞閾值漏電

VGS接近閾值電壓時(shí)會(huì)有源漏電流，在深亞微米工藝下，電源電壓降低導(dǎo)致這一電流越發(fā)顯著。

靜態(tài)功耗計(jì)算公式為：

I stat ：指在沒有開關(guān)活動(dòng)存在時(shí)在電源兩條軌線之間流動(dòng)的電流。

CMOS反相器的總功耗為：

應(yīng)當(dāng)指出的是在典型的CMOS電路中由充放電電容引起的動(dòng)態(tài)功耗占主導(dǎo)地位，直接通路電流引起的功耗可以通過設(shè)計(jì)控制在限定范圍內(nèi)，而漏電造成的靜態(tài)功耗在未來的工藝制程下會(huì)占據(jù)更大比重。