芯片制造的成本和工藝流程分析

摘要

芯片制造的成本和工藝流程，包括前端制造過程、后端實(shí)現(xiàn)、普通、熱或超熱裝配線的制造選擇、監(jiān)測解決方案以及成本分析。同時(shí)，對兩種解決方案進(jìn)行了評價(jià)，認(rèn)為ProteanTecs更好。建議在總預(yù)算中撥出至少5%的成本用于工藝改進(jìn)和健康監(jiān)測。

詳情

芯片設(shè)計(jì)完成后，進(jìn)行tape-out驗(yàn)證，將數(shù)據(jù)上傳到云端或通過服務(wù)器復(fù)制數(shù)據(jù)，發(fā)送給代工廠進(jìn)行制造。代工廠會按照設(shè)計(jì)規(guī)則進(jìn)行物理驗(yàn)證，再進(jìn)行布局與原理圖的比對，生成掩膜進(jìn)行制造。客戶可以選擇普通、熱或超熱裝配線進(jìn)行制造，時(shí)間和成本有所不同。

1.在芯片設(shè)計(jì)完成后，進(jìn)行tape-out驗(yàn)證，將數(shù)據(jù)上傳到云端或通過服務(wù)器復(fù)制數(shù)據(jù)，發(fā)送給代工廠進(jìn)行制造。tape-out是將數(shù)據(jù)傳輸?shù)窖谀に诘拇艓?，傳統(tǒng)上是將磁帶交給代工廠進(jìn)行制造?，F(xiàn)在，雖然數(shù)據(jù)是通過云端傳輸，但仍然稱之為tape-out。

2.代工廠會按照設(shè)計(jì)規(guī)則進(jìn)行物理驗(yàn)證，確保符合代工廠的PDK規(guī)則，例如TSMC七納米PDK規(guī)則。代工廠會再次驗(yàn)證檢查，以確保所有設(shè)計(jì)規(guī)則都符合要求。如果掩膜生成時(shí)存在設(shè)計(jì)規(guī)則違反，可能會損壞整個(gè)芯片。

3.LVS是布局與原理圖的比對驗(yàn)證，用于檢查設(shè)計(jì)中是否存在短路或開路等問題。如果芯片存在這樣的問題，整個(gè)功能都可能會被破壞，芯片將無法正常工作。代工廠會進(jìn)行LVS比對驗(yàn)證，以確保芯片沒有這些問題。

4.客戶可以選擇普通、熱或超熱裝配線進(jìn)行制造。裝配線決定了制造的時(shí)間和成本。普通裝配線用于大多數(shù)情況，制造七納米芯片需要12至14周。熱裝配線和超熱裝配線可以在較短的時(shí)間內(nèi)制造芯片，但成本更高、容量更小。

5.代工廠將根據(jù)設(shè)計(jì)生成掩膜，并使用12英寸、8英寸、6英寸等不同大小的晶圓進(jìn)行制造。掩膜生成是制造過程中的一個(gè)關(guān)鍵步驟。

6.制造過程類似于任何制造過程。在完成所有驗(yàn)證后，晶圓將進(jìn)入制造系統(tǒng)，然后進(jìn)行不同的工藝流程。時(shí)間和步驟的數(shù)量取決于技術(shù)節(jié)點(diǎn)?？蛻艨梢愿鶕?jù)產(chǎn)品要求選擇不同的裝配線。

7.客戶需要知道使用什么類型的裝配線。大部分時(shí)間使用普通裝配線，需要12至14周的時(shí)間制造七納米芯片。熱裝配線和超熱裝配線可以縮短制造時(shí)間，但成本更高，容量更小。普通裝配線通常有80％至90％的產(chǎn)能。

8.客戶可以根據(jù)產(chǎn)品要求選擇不同的裝配線。雖然熱和超熱裝配線可以縮短制造時(shí)間，但成本更高，容量更小。制造時(shí)間的長短取決于技術(shù)節(jié)點(diǎn)和步驟的數(shù)量。

客戶選擇普通裝配線，需12至14周，芯片生產(chǎn)需要進(jìn)行前端制造過程，包括沉積、光刻、刻蝕、電離和清洗等步驟。設(shè)計(jì)驗(yàn)證需要滿足性能、功能和架構(gòu)等三個(gè)主要標(biāo)準(zhǔn)，滿足標(biāo)準(zhǔn)后繼續(xù)進(jìn)行后端實(shí)現(xiàn)，包括靜態(tài)時(shí)序分析等步驟。若設(shè)計(jì)和工具穩(wěn)健，則生產(chǎn)概率高達(dá)95%，甚至在性能未達(dá)標(biāo)時(shí)，也可通過降頻等方式實(shí)現(xiàn)生產(chǎn)。針對汽車、醫(yī)療、國防等應(yīng)用，有60%至70%的生產(chǎn)概率需要使用監(jiān)測組件。

1.客戶選擇普通裝配線，生產(chǎn)周期需要12至14周。芯片生產(chǎn)需要進(jìn)行前端制造過程，包括沉積、光刻、刻蝕、電離和清洗等步驟，最終進(jìn)行封裝。

2.設(shè)計(jì)驗(yàn)證需要滿足性能、功能和架構(gòu)等三個(gè)主要標(biāo)準(zhǔn)。首先需要滿足功能標(biāo)準(zhǔn)，然后進(jìn)行設(shè)計(jì)驗(yàn)證，驗(yàn)證設(shè)計(jì)的芯片是否能夠正常工作。如果芯片能夠正常工作，則進(jìn)行后端實(shí)現(xiàn)，包括靜態(tài)時(shí)序分析等步驟。

3.后端實(shí)現(xiàn)包括靜態(tài)時(shí)序分析等步驟。如果設(shè)計(jì)穩(wěn)健，工具穩(wěn)健，則生產(chǎn)概率高達(dá)95%。在性能未達(dá)標(biāo)的情況下，也可通過降頻等方式實(shí)現(xiàn)生產(chǎn)。如果設(shè)計(jì)不符合邏輯需求，就無法生產(chǎn)。

4.針對汽車、醫(yī)療、國防等應(yīng)用，有60%至70%的生產(chǎn)概率需要使用監(jiān)測組件。應(yīng)用不同，監(jiān)測概率也不同。在某些應(yīng)用中，需要對芯片進(jìn)行監(jiān)測以確保其正常工作。

5.監(jiān)測組件包括proteanTecs和其他工具。在制造過程中，需要使用某些步驟以獲得合適的規(guī)格。對于某些應(yīng)用，如醫(yī)療、汽車和國防等，需要對芯片進(jìn)行監(jiān)測。

6.監(jiān)測概率并非在所有情況下都是100%。對于一些消費(fèi)類產(chǎn)品、CPU、GPU等芯片，只有20%至30%的情況需要使用監(jiān)測解決方案。

7.一些情況下，即使性能未達(dá)標(biāo)，也可以通過降頻等方式實(shí)現(xiàn)生產(chǎn)。如果設(shè)計(jì)穩(wěn)健，工具穩(wěn)健，則生產(chǎn)概率高達(dá)95%。

8.性能、功耗等可在一定程度上妥協(xié)，但最重要的是滿足功能需求，如果邏輯需求不符合，則無法生產(chǎn)。如果存在較大的錯誤或驗(yàn)證無法完成，則無法生產(chǎn)，需先解決問題，才能進(jìn)行大規(guī)模生產(chǎn)。

未來，監(jiān)測解決方案不僅能監(jiān)測芯片和系統(tǒng)的健康狀況，還可協(xié)助制造過程并借助AI/ML等高級系統(tǒng)進(jìn)行學(xué)習(xí)，提高整體制造能力，優(yōu)化流程并提高系統(tǒng)產(chǎn)量。使用proteanTecs解決方案可提高生產(chǎn)效率，設(shè)計(jì)周期可縮短15%-20%，生產(chǎn)成本可降低20%。在設(shè)計(jì)一枚使用五納米技術(shù)的高性能計(jì)算芯片時(shí)，團(tuán)隊(duì)需耗資300萬至500萬美元，制造一塊晶圓成本為14000至17000美元，一般制造成本在2000萬至2500萬美元。制造過程中需要進(jìn)行多個(gè)步驟，如沉積等，且整個(gè)流程在外包代工廠完成。

1.未來，監(jiān)測解決方案不僅能監(jiān)測芯片和系統(tǒng)的健康狀況，還可協(xié)助制造過程并借助AI/ML等高級系統(tǒng)進(jìn)行學(xué)習(xí)，提高整體制造能力，優(yōu)化流程并提高系統(tǒng)產(chǎn)量。

2.使用proteanTecs解決方案可提高生產(chǎn)效率，設(shè)計(jì)周期可縮短15%-20%，生產(chǎn)成本可降低20%。

3.proteanTecs解決方案可協(xié)助制造過程，優(yōu)化流程并提高系統(tǒng)產(chǎn)量。

4.使用proteanTecs解決方案可縮短設(shè)計(jì)周期15%-20%，提高效率20%。

5.使用proteanTecs解決方案可降低生產(chǎn)成本20%。

6.設(shè)計(jì)一枚使用五納米技術(shù)的高性能計(jì)算芯片時(shí)，團(tuán)隊(duì)需耗資300萬至500萬美元。

7.制造一塊晶圓的成本為14000至17000美元，一般制造成本在2000萬至2500萬美元。

8.制造過程中需要進(jìn)行多個(gè)步驟，如沉積等，且整個(gè)流程在外包代工廠完成。

制造過程包括關(guān)鍵步驟，如沉積、光刻、蝕刻和離子注入等。首先，使用硅晶片，并對其進(jìn)行切割，然后進(jìn)行薄膜沉積。接下來，通過光刻工藝，用ASML DUV，EUV等設(shè)備在光敏樹脂上繪制圖案。然后，使用不同的檢測工具來檢查圖案是否符合規(guī)格。接著，進(jìn)行蝕刻，消除降解的光刻膠以顯示所需的圖案。最后，進(jìn)行離子注入，對晶片進(jìn)行清洗和CMP。這些步驟有800到1200個(gè)，需要8-12周才能完成。處理后的晶片有一定的良率，不良的芯片需要廢棄。

1.沉積是制造工藝的第一步，使用硅晶片進(jìn)行薄膜沉積。

2.光刻是制造工藝的第二步，使用光敏樹脂和不同的化學(xué)物質(zhì)，通過光刻工藝在硅晶片上繪制圖案。

3.制造工藝中使用ASML DUV和EUV等設(shè)備來進(jìn)行光刻，保證圖案精度。

4.為了確保所繪制的圖案符合規(guī)格，制造工藝中使用不同的檢測工具進(jìn)行檢測。

5.蝕刻是制造工藝的一個(gè)關(guān)鍵步驟，通過消除降解的光刻膠來顯示所需的圖案。

6.離子注入是制造工藝的一個(gè)步驟，通過以正負(fù)離子轟擊晶片來對其進(jìn)行處理。

7.制造工藝中需要對晶片進(jìn)行清洗和CMP，以確保表面平整和無雜質(zhì)。

8.處理后的晶片有一定的良率，不良的芯片需要廢棄。

一塊五納米的芯片需要花費(fèi)約16000美元，而如果是28納米的話，成本大約在5000到6000美元左右?，F(xiàn)代化的工藝非常昂貴，因此先進(jìn)工藝的成本很高。遺留的工藝成本會更少，因?yàn)楣に嚥襟E更少，更簡單?；趹?yīng)用，如果需要集成健康監(jiān)測系統(tǒng)，那么需要考慮許可費(fèi)用、設(shè)計(jì)費(fèi)用和制造方面的延遲等成本。因此，最終產(chǎn)品的成本也會受到影響。在總預(yù)算中，如果涉及到工藝改進(jìn)和健康監(jiān)測，不僅在設(shè)計(jì)方面，在制造和使用過程中的成本都會增加，建議在預(yù)算中撥出至少5%的成本。目前我使用過兩種解決方案，ProteanTecs和Synopsys，我認(rèn)為ProteanTecs更好，給8分。因?yàn)镾ynopsys主要是在設(shè)計(jì)方面和PVT監(jiān)測系統(tǒng)，所以我會給5到6分，他們需要在系統(tǒng)監(jiān)測和實(shí)際使用方面做出更多的努力。

1.一塊五納米的芯片需要花費(fèi)約16000美元，而如果是28納米的話，成本大約在5000到6000美元左右。較先進(jìn)的工藝會更加昂貴，因此先進(jìn)工藝的成本很高。相比之下，遺留的工藝成本會更少，因?yàn)楣に嚥襟E更少，更簡單。

2.基于應(yīng)用，如果需要集成健康監(jiān)測系統(tǒng)，需要考慮許可費(fèi)用、設(shè)計(jì)費(fèi)用和制造方面的延遲等成本。因此，最終產(chǎn)品的成本也會受到影響。在總預(yù)算中，如果涉及到工藝改進(jìn)和健康監(jiān)測，不僅在設(shè)計(jì)方面，在制造和使用過程中的成本都會增加，建議在預(yù)算中撥出至少5%的成本。

3.健康監(jiān)測可以用于芯片的使用過程中。例如，在汽車中使用的芯片，即使使用了一年后，您也可以監(jiān)測芯片的健康狀態(tài)。這可以讓您知道是否需要進(jìn)行任何修復(fù)或更換等操作。

4.我使用過兩種解決方案，ProteanTecs和Synopsys。我認(rèn)為ProteanTecs更好，給8分。因?yàn)镾ynopsys主要是在設(shè)計(jì)方面和PVT監(jiān)測系統(tǒng)，所以我會給5到6分，他們需要在系統(tǒng)監(jiān)測和實(shí)際使用方面做出更多的努力。

5.五納米技術(shù)的成本非常高，大約需要花費(fèi)16000美元。七納米技術(shù)的成本在10000到11000美元左右，16納米技術(shù)的成本可能在6000美元左右，而28納米技術(shù)的成本在4000到5000美元之間。

6.工藝改進(jìn)會增加成本。因?yàn)樾枰M(jìn)行許可費(fèi)用、設(shè)計(jì)費(fèi)用和制造方面的延遲等成本。但是，工藝改進(jìn)可以提高設(shè)計(jì)和系統(tǒng)的效率，也可以在使用過程中減少故障率。

7.遺留節(jié)點(diǎn)工藝成本相對較少，因?yàn)楣に嚥襟E更少，更簡單。例如，28納米技術(shù)的成本在5000到6000美元之間，比五納米技術(shù)的成本低得多。

8.如果涉及到工藝改進(jìn)和健康監(jiān)測，在總預(yù)算中建議撥出至少5%的成本，因?yàn)楣に嚫倪M(jìn)和健康監(jiān)測可以提高設(shè)計(jì)和系統(tǒng)的效率，同時(shí)也可以在使用過程中減少故障率。