0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

核芯互聯(lián)發(fā)布62.5MHz ~35.2GHz小數(shù)分頻鎖相環(huán)CLF4371

核芯互聯(lián) ? 2023-08-29 21:53 ? 次閱讀

核芯互聯(lián)發(fā)布射頻鎖相環(huán)CLF4371,CLF4371是一款低噪聲寬頻段的鎖相環(huán),支持整數(shù)模式和小數(shù)模式,可以工作在-40~85℃全溫度范圍。芯片采用3x3mm 超小型BGA封裝,可以為用戶節(jié)省面積,該產(chǎn)品也支持提供KGD以進(jìn)一步節(jié)省面積。

芯片集成了4 個(gè)VCO,能夠覆蓋4~8.8GHz頻段。通過輸出分頻器(分頻比2,4,8,16,32,64可配),可以支持62.5M~4GHz頻段。通過2倍頻電路,可以支持 8~18GHz頻段,再通過2倍頻電路,可以支持18~35.2GHz頻段。輸入頻率范圍 100kHz~300MHz,支持差分輸入和單端輸入,支持方波輸入和正弦波輸入。同時(shí),輸入頻率可以進(jìn)行2倍頻,或1~1023分頻等供鑒頻鑒相器(PFD)工作。電荷泵(CP)電流0.3mA~4.8mA 可配, 0.3mA/step。鎖相環(huán)反饋通路多模分頻器(MMD)分頻比支持 4~65535。

f147ab34-465b-11ee-a2ef-92fbcf53809c.jpg


主 要 參 數(shù)

輸出頻率范圍:62.5 MHz~35.2 GHz

輸入頻率范圍:100kHz~300 MHz

帶內(nèi)歸一化噪底: -230 dBc/Hz

歸一化 1/f 噪底: -126 dBc/Hz

積分 rms jitter(10kHz~10MHz):

63 fs for 4 GHz output

67 fs for 8 GHz output

90 fs for 16 GHz output

120 fs for 32 GHz output

參考雜散:-80 dBc

鎖定溫度范圍:-40~+85℃

支持片上濾波器, 片外濾波器兩種選項(xiàng), 減少 PCB

BoM 單一工作電壓:3.3 V, 無(wú)需板上低噪聲 LDO

支持差分和單端輸出模式

電流:

175mA@Pout=0dBm for 4 GHz output

350mA@Pout=0dBm for 32 GHz output

封裝尺寸:3mm×3mm BGA

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 射頻
    +關(guān)注

    關(guān)注

    104

    文章

    5585

    瀏覽量

    167763
  • 鎖相環(huán)
    +關(guān)注

    關(guān)注

    35

    文章

    584

    瀏覽量

    87769
  • ldo
    ldo
    +關(guān)注

    關(guān)注

    35

    文章

    1941

    瀏覽量

    153395
  • 核芯互聯(lián)
    +關(guān)注

    關(guān)注

    0

    文章

    24

    瀏覽量

    1778

原文標(biāo)題:核芯互聯(lián)發(fā)布62.5MHz ~35.2GHz小數(shù)分頻鎖相環(huán)CLF4371

文章出處:【微信號(hào):gh_0dbe96735e9d,微信公眾號(hào):核芯互聯(lián)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    MS72300——無(wú)雜散、2.1GHz、雙環(huán)路小數(shù) N 分頻頻率綜合器

    MS72300 是一款雙環(huán)路、小數(shù) N 分頻頻率綜合器,包含主環(huán)路和副環(huán)路鎖相環(huán)。它具有頻率分辨率高、輸出頻率切換快、相位噪聲低的特點(diǎn)。歡迎咨詢了解
    的頭像 發(fā)表于 12-11 16:30 ?155次閱讀
    MS72300——無(wú)雜散、2.1<b class='flag-5'>GHz</b>、雙環(huán)路<b class='flag-5'>小數(shù)</b> N <b class='flag-5'>分頻</b>頻率綜合器

    CDCE62005是否可以同時(shí)產(chǎn)生1.25GHz、62.5MHz、33MHz?

    CDCE62005是否可以同時(shí)產(chǎn)生1.25GHz、62.5MHz、33MHz(或者33.333MHz)?
    發(fā)表于 11-11 10:50

    請(qǐng)問LMX2694-EP輸出信號(hào)中有小數(shù)分頻雜散該如何解決?

    大家好,如下圖所示,輸出的1GHz信號(hào)近端有小數(shù)分頻雜散,后發(fā)現(xiàn)有的頻點(diǎn)沒有,有的頻點(diǎn)會(huì)更多,小數(shù)分頻的分子分母是計(jì)算出來(lái)可以正好輸出1GHz整數(shù)頻率; 相關(guān)配置:環(huán)路濾波器是用的參
    發(fā)表于 11-11 06:05

    鎖相環(huán)PLL的工作原理 鎖相環(huán)PLL應(yīng)用領(lǐng)域

    鎖相環(huán)(Phase-Locked Loop,簡(jiǎn)稱PLL)是一種電子電路,它能夠自動(dòng)調(diào)整輸出信號(hào)的相位,使其與輸入信號(hào)的相位同步。這種電路在電子工程領(lǐng)域有著廣泛的應(yīng)用,特別是在頻率合成、時(shí)鐘恢復(fù)、調(diào)制
    的頭像 發(fā)表于 11-06 10:42 ?780次閱讀

    簡(jiǎn)述鎖相環(huán)的基本結(jié)構(gòu)

    鎖相環(huán)(Phase-LockedLoop, PLL),是一種反饋控制電路,電子設(shè)備正常工作,通常需要外部的輸入信號(hào)與內(nèi)部的振蕩信號(hào)同步,利用鎖相環(huán)路就可以實(shí)現(xiàn)這個(gè)目的,它可用來(lái)從固定的低頻信號(hào)生成穩(wěn)定的輸出高頻信號(hào)。
    的頭像 發(fā)表于 08-06 15:07 ?641次閱讀
    簡(jiǎn)述<b class='flag-5'>鎖相環(huán)</b>的基本結(jié)構(gòu)

    鎖相環(huán)鎖相放大器的區(qū)別

    鎖相環(huán)(Phase-Locked Loop, PLL)和鎖相放大器(Lock-in Amplifier)是兩種在電子學(xué)和信號(hào)處理領(lǐng)域廣泛應(yīng)用的技術(shù),它們各自具有獨(dú)特的工作原理、組成結(jié)構(gòu)以及應(yīng)用場(chǎng)景。以下將從定義、組成、工作原理、性能特點(diǎn)及應(yīng)用領(lǐng)域等方面詳細(xì)闡述
    的頭像 發(fā)表于 07-30 15:51 ?1268次閱讀

    鎖相環(huán)相位噪聲的影響因素

    鎖相環(huán)(Phase Locked Loop, PLL)相位噪聲是評(píng)估鎖相環(huán)性能的重要指標(biāo)之一,它描述了輸出信號(hào)相位的不穩(wěn)定性。相位噪聲的存在會(huì)直接影響系統(tǒng)的性能,如降低信號(hào)的信噪比、增加誤碼率、影響雷達(dá)系統(tǒng)的目標(biāo)分辨能力等。以下將詳細(xì)分析
    的頭像 發(fā)表于 07-30 15:31 ?1429次閱讀

    半導(dǎo)體推出通用高性能小數(shù)分頻鎖相環(huán)IP

    2024年07月09日,一站式定制芯片及IP供應(yīng)商——燦半導(dǎo)體(上海)股份有限公司(燦股份,688691)宣布成功研發(fā)出一款通用高性能小數(shù)分頻鎖相環(huán)(fractional-N PL
    的頭像 發(fā)表于 07-09 14:13 ?2.3w次閱讀

    AD9694輸入時(shí)鐘低于337.5MHz時(shí),serdes鎖相環(huán)無(wú)法鎖定怎么解決?

    我在配置AD9694的過程中遇到了AD9694輸入時(shí)鐘低于337.5MHz時(shí),內(nèi)部的serdes鎖相環(huán)無(wú)法鎖定的問題;但輸入時(shí)鐘高于337.5MHz時(shí),如400M、600M就能鎖定;0x56e寄存器
    發(fā)表于 06-21 14:27

    鎖相環(huán)的基本原理和主要作用

    鎖相環(huán)(Phase Locked Loop,簡(jiǎn)稱PLL)是一種在電子系統(tǒng)中廣泛應(yīng)用的負(fù)反饋控制系統(tǒng),其主要作用是實(shí)現(xiàn)輸入信號(hào)與輸出信號(hào)之間的相位同步。在現(xiàn)代通信、雷達(dá)、導(dǎo)航、測(cè)量等領(lǐng)域,鎖相環(huán)都發(fā)
    的頭像 發(fā)表于 05-24 16:28 ?3636次閱讀

    鎖相環(huán)的輸入輸出相位一致嗎?

    鎖相環(huán)是保證相位一致,還是相位差一致?鎖相環(huán)的輸入輸出相位一致嗎? 鎖相環(huán)(PLL)是一種回路控制系統(tǒng),用于保持輸出信號(hào)的相位與參考信號(hào)的相位之間的恒定關(guān)系。簡(jiǎn)單來(lái)說(shuō),鎖相環(huán)的目的是保
    的頭像 發(fā)表于 01-31 15:45 ?1185次閱讀

    鎖相環(huán)到底鎖相還是鎖頻?

    鎖相環(huán)到底鎖相還是鎖頻? 鎖相環(huán)(PLL)是一種常用的控制系統(tǒng),主要用于同步時(shí)鐘。它通過將被控信號(hào)的相位與穩(wěn)定的參考信號(hào)進(jìn)行比較,并產(chǎn)生相應(yīng)的控制信號(hào),使被控信號(hào)的相位保持與參考信號(hào)同步。這種控制
    的頭像 發(fā)表于 01-31 15:25 ?2014次閱讀

    鎖相環(huán)數(shù)分頻小數(shù)分頻的區(qū)別是什么?

    鎖相環(huán)數(shù)分頻小數(shù)分頻的區(qū)別是什么? 鎖相環(huán)(PLL)是一種常用的電子電路,用于將輸入的時(shí)鐘信號(hào)與參考信號(hào)進(jìn)行同步,并生成輸出信號(hào)的一種技術(shù)。在PLL中,
    的頭像 發(fā)表于 01-31 15:24 ?3314次閱讀

    鎖相環(huán)同步帶與捕獲帶有區(qū)別嗎?

    鎖相環(huán)同步帶與捕獲帶有區(qū)別嗎? 鎖相環(huán)(簡(jiǎn)稱PLL)同步帶和捕獲帶是鎖相環(huán)中兩個(gè)重要的工作模式,它們?cè)诠δ芎蛻?yīng)用上存在一些區(qū)別。 1. 定義和原理: - 鎖相環(huán)同步帶:同步帶是
    的頭像 發(fā)表于 01-31 11:31 ?1465次閱讀

    數(shù)字鎖相環(huán)技術(shù)原理

    數(shù)字鎖相環(huán)(DigitalPhase-LockedLoop,簡(jiǎn)稱DPLL)是一種基于反饋控制的技術(shù),用于實(shí)現(xiàn)精確的時(shí)序控制和相位同步。通過相位比較、頻率差計(jì)算、頻率控制、濾波和循環(huán)控制,它能夠完成
    的頭像 發(fā)表于 01-02 17:20 ?2003次閱讀
    數(shù)字<b class='flag-5'>鎖相環(huán)</b>技術(shù)原理