被100+所高校種草的FPGA開發(fā)板長(zhǎng)啥樣|國產(chǎn)FPGA開發(fā)板PGL50H

作為集創(chuàng)賽（全國大學(xué)生集成電路創(chuàng)新創(chuàng)業(yè)大賽）和全國大學(xué)生FPGA競(jìng)賽紫光同創(chuàng)賽道官方定制FPGA開發(fā)板，紫光同創(chuàng)大學(xué)計(jì)劃協(xié)同育人高校推薦開發(fā)板，盤古50K開發(fā)板已在100+所高校推廣使用。

這款基于紫光同創(chuàng)Logos系列PGL50H芯片的開發(fā)板，全面實(shí)現(xiàn)國產(chǎn)化方案，板載資源豐富，高容量、高帶寬，海量外圍接口，功能強(qiáng)大，可實(shí)現(xiàn)復(fù)雜項(xiàng)目的開發(fā)評(píng)估，滿足多方位的開發(fā)需求。

盤古50K開發(fā)板試用體驗(yàn)

蔡工：紫光同創(chuàng)PGL50H開發(fā)板（盤古50K開發(fā)板）配套的資料包內(nèi)容豐富，提供軟件安裝文件，提供詳細(xì)的軟件安裝方法文檔，初學(xué)者只需很短的時(shí)間就可以掌握Pango Design Suite開發(fā)平臺(tái)，極大增強(qiáng)了學(xué)習(xí)的信心。

郭工：PGL50H在紫光同創(chuàng)Logos系列中具有不俗的性能表現(xiàn)，邏輯、RAM、IO資源都很充足。其和DDR3之間的數(shù)據(jù)交互時(shí)鐘頻率最高到400MHz，2顆DDR3的數(shù)據(jù)位寬為32bit，總數(shù)據(jù)帶寬最高到25600 (800×32)Mbps。同時(shí)，PGL50H FPGA 帶有4路HSST高速收發(fā)器，每路速度高達(dá)6.375Gb/s，非常適合用于光纖通信和PCle數(shù)據(jù)通信。

馬工：盤古50K開發(fā)板將紫光同創(chuàng)FPGA性能發(fā)揮到極致，可以進(jìn)行復(fù)雜項(xiàng)目的開發(fā)評(píng)估，開發(fā)板功能強(qiáng)大，用料實(shí)足。

盤古50K開發(fā)板詳情

1.產(chǎn)品概述

盤古50K開發(fā)板（紫光同創(chuàng)Logos系列PGL50H關(guān)鍵特性評(píng)估板）采用核心板+擴(kuò)展板的結(jié)構(gòu)，并使用高速板對(duì)板連接器進(jìn)行連接。

核心板由 FPGA+2 顆 DDR3+Flash+電源及復(fù)位構(gòu)成，承擔(dān) FPGA 的最小系統(tǒng)運(yùn)行及高速數(shù)據(jù)處理和存儲(chǔ)的功能。FPGA 選用紫光同創(chuàng) 40nm 工藝的 FPGA（logos 系列：PGL50H-6IFBG484）。PGL50H 和 DDR3 之間的數(shù)據(jù)交互時(shí)鐘頻率最高到 400MHz，2 顆 DDR3 的數(shù)據(jù)位寬為 32bit，總數(shù)據(jù)帶寬最高 25600（800×32）Mbps，充分滿足高速多路數(shù)據(jù)存儲(chǔ)的需求。

PGL50HFPGA帶有4路HSST高速收發(fā)器，每路速度高達(dá) 6.375Gb/s，適合用于光纖通信和PCIe數(shù)據(jù)通信；電源采用多顆 EZ8303（艾諾）產(chǎn)生不同的電源電壓。底板為核心板擴(kuò)展豐富的外圍接口, 預(yù)留 HDMI 收發(fā)接口用于圖像驗(yàn)證及處理；預(yù)留的光纖接口、10/100/1000M 以太網(wǎng)接口，PCIE 接口，方便各類高速通信系統(tǒng)驗(yàn)證；預(yù)留一個(gè) 40pin 的 IO 擴(kuò)展連接器，方便用戶在開發(fā)平臺(tái)基礎(chǔ)上驗(yàn)證模塊電路功能。

2.系統(tǒng)資源

系統(tǒng)資源豐富，可以充分滿足高速數(shù)據(jù)的緩存處理需求

海量的外圍接口，可以充分滿足多方位開發(fā)需求

盤古50K核心板詳情

盤古50K核心板是基于紫光同創(chuàng) logos 系列 FPGA（PGL50H-6IFBG484）開發(fā)的高性能核心板，具有高數(shù)據(jù)帶寬、高存儲(chǔ)容量的特點(diǎn)，適用于高速數(shù)據(jù)通信、處理、采集等方面的應(yīng)用。

核心板使用2 片MICRON公司的MT41K256M16TW-107:P 這款DDR3芯片，每片DDR容量為 4Gbit，2片DDR芯片組合成 32bit 的數(shù)據(jù)總線寬度，F(xiàn)PGA和 DDR3 之間的讀寫數(shù)據(jù)帶寬高達(dá) 25Gb，可以滿足高帶寬的數(shù)據(jù)處理需求。

核心板擴(kuò)展出195個(gè)默認(rèn)電平標(biāo)準(zhǔn)為3.3V 普通IO口，其中有113個(gè)IO電壓標(biāo)準(zhǔn)可調(diào)，12個(gè)1.5V電平標(biāo)準(zhǔn)的普通IO口，還有4對(duì)HSST高速RX/TX差分信號(hào)和1對(duì)HSST高速接口的參考輸入時(shí)鐘。

對(duì)于需要大量IO的用戶，此核心板是不錯(cuò)的選擇。FPGA 芯片到接口之間走線做了等長(zhǎng)和差分處理。核心板尺寸僅為50*58（mm），非常適合二次開發(fā)。

*盤古50K核心板尺寸圖

2.系統(tǒng)資源

FPGA 型號(hào)紫光同創(chuàng)Logos系列PGL50H-6IFBG484速度等級(jí)為 6，溫度等級(jí)為工業(yè)級(jí)FBG484 封裝，484個(gè)引腳

3.電源參數(shù)

盤古50K核心板電壓為 VCCIN，輸入電壓為 5V需通過板對(duì)板連接器供電，連接底板時(shí)通過底板供電

盤古50K開發(fā)板實(shí)驗(yàn)展示

* 攝像頭-HDMI

*視頻光纖環(huán)路

* HDMI輸出

* HDMI視頻環(huán)路

盤古50K開發(fā)板產(chǎn)品實(shí)拍

審核編輯 黃宇