紫光同創(chuàng)PGL22G開發(fā)平臺試用—開發(fā)板硬件軟件拆解詳解

傾慕國產(chǎn)紫光同創(chuàng)的FPGA已久，感謝電子創(chuàng)新網(wǎng)，通過了PGL22G開發(fā)板試用活動評審，開啟了與國產(chǎn)黑金FPGA開發(fā)板一段美好的邂逅。

硬件篇

先上開發(fā)板的靚照：

開發(fā)板的系統(tǒng)結(jié)構(gòu)圖如下:

開發(fā)板核心板+擴(kuò)展板的模式來設(shè)計(jì)的。核心板主要由 FPGA + DDR3 +QSPI FLASH 構(gòu)成，承擔(dān) FPGA 高速數(shù)據(jù)處理和存儲的功能。FPGA型號為PGL22G6CMBG324，是紫光同創(chuàng)公司開發(fā)的 Logos 系列 FPGA ，Logos系列產(chǎn)品高性價(jià)比FPGA產(chǎn)品，它是目前全球40nm工藝下集成度最高的FPGA產(chǎn)品，擁有10K～100K的可編程邏輯單元，內(nèi)嵌DDR3硬核，支持800Mbps LVDS、MIPI D-PHY等接口，支持RAM軟錯誤檢測與糾錯功能。速度等級為-6，溫度等級為商業(yè)級 C。此型號為MBG324 封裝， 324 個引腳，具有高速，高帶寬，高容量等特點(diǎn)，適合高速數(shù)據(jù)通信，視頻圖像處理，高速數(shù)據(jù)采集等方面，可以滿足工業(yè)與物聯(lián)網(wǎng)等市場領(lǐng)域的應(yīng)用需求。

DDR3 芯片為 Micron 公司的 MT41J128M16HA-125 容量為 256MB；DDR3 芯片和 FPGA 芯片總線寬度為 16bit，數(shù)據(jù)時鐘頻率高達(dá)800Mhz；這樣的配置，可以滿足高帶寬的數(shù)據(jù)處理的需求。板上的128Mb QSPI FLASH芯片的型號為 W25Q128，用于存儲 FPGA 系統(tǒng)的啟動文件。

核心板的正面圖

背面圖

底板為核心板擴(kuò)展了豐富的外圍接口，其中包含 1 路千兆以太網(wǎng)接口、 1 路 HDMI輸出接口、 1 路 USB2.0接口、 1 路 UART 串口接口、 1 路 SD 卡接口、 1 個 JTAG 調(diào)試接口、一個攝像頭接口、 1 路 40針的擴(kuò)展口和一些按鍵， LED， RTC 和 EEPROM 電路。

底板PCB為上層板設(shè)計(jì)，走線非常優(yōu)美，元器件布局非常規(guī)則漂亮。

軟件篇

譽(yù)為萬能芯片的FPGA，近年來越來越多的受到國內(nèi)市場的關(guān)注。不過，其技術(shù)門檻之高，在芯片領(lǐng)域幾乎是無出其右的。其中，在制約FPGA發(fā)展的眾多因素中，最關(guān)鍵的便是EDA軟件工具。設(shè)計(jì)出FPGA，沒有好的EDA開發(fā)平臺，還是不行。FPGA需要芯片、EDA工具及IP完整生態(tài)。FPGA是需要“芯片+EDA+IP”來實(shí)現(xiàn)功能的產(chǎn)品，如果把FPGA比作電腦，那么芯片相當(dāng)于Intel CPU，EDA軟件相當(dāng)于微軟OS，IP方案則相當(dāng)于應(yīng)用軟件。電腦正常工作需要Intel CPU、微軟OS、應(yīng)用軟件共同配合，F(xiàn)PGA也需要芯片、EDA、IP這些軟硬件共同支撐實(shí)現(xiàn)功能。

Altera公司FPGA和CPLD，開發(fā)工具主要用Quartus；Xilinx公司的FPGA集成開發(fā)環(huán)境為ISE，賽靈思構(gòu)建的的Vivado工具把各類可編程技術(shù)結(jié)合在一起。

Pango Design Suite 為 EDA 套件是紫光同創(chuàng)基于多年FPGA開發(fā)軟件技術(shù)攻關(guān)與工程實(shí)踐經(jīng)驗(yàn)而研發(fā)的一款擁有國產(chǎn)自主知識產(chǎn)權(quán)的大規(guī)模FPGA開發(fā)軟件，可以支持千萬門級FPGA器件的設(shè)計(jì)開發(fā)。該軟件支持工業(yè)界標(biāo)準(zhǔn)的開發(fā)流程，可實(shí)現(xiàn)從RTL綜合到配置數(shù)據(jù)流生成下載的全套操作，包括linux和 windows 兩種版本。

均包含以下組件或獨(dú)立模塊共 15 個：

Pango Design Suite：FPGA 開發(fā)集成工具，簡稱 PDS； Pango Design Suite Shell：FPGA 命令集成工具，簡稱 PDS SHELL； Synplify Pro for Pango：第三方邏輯綜合工具，簡稱 OEM； Architecture- Driven Synthesis：同創(chuàng)自研邏輯綜合工具，簡稱 ADS； IP Compiler：IP 模塊生成工具，簡稱 IPC； User Constraint Editor：用戶約束工具，簡稱 UCE； Physical Constraint Editor：物理約束工具，簡稱 PCE； Design Editor：布局布線結(jié)果查看及調(diào)整工具，簡稱 DE； Timing Analyzer：時序分析工具，簡稱 TA； Pango Power Planner：功耗評估工具，簡稱 PPP； Pango Power Calculator：功耗分析工具，簡稱 PPC； Pango SSN Estimator：同步開關(guān)噪聲估算工具，簡稱 PNE； Fabric Inserter：插核工具，簡稱 INS； Fabric Configuration：芯片配置工具，簡稱 CFG； Fabric Debugger：在線調(diào)試工具，簡稱 DBG；

該套件以PDS為統(tǒng)一開發(fā)平臺，其余組件均可在其上實(shí)現(xiàn)無縫鏈接，以支持FPGA全流程開發(fā)

下載軟件到官網(wǎng)：https://www.pangomicro.com/support/License-pds/index.html

安裝很簡單一路NEXT就可以了，能安裝的都要安裝。

Pango Design Suite 需要 PDS License 文件才能使用，現(xiàn)階段可以以公司郵箱進(jìn)行申請。PDS License添加需要設(shè)置環(huán)境變量在環(huán)境變量中添加變量名：

PANGO_LICENSE_FILE 變量值：PDS License 文件所在位置

啟動軟件，編寫最簡單的一個LED點(diǎn)燈。

定義了一個 32 位的寄存器 timer, 用于循環(huán)計(jì)數(shù)0~199_999_999(4 秒鐘),當(dāng)計(jì)數(shù)到49_999_999(1 秒）的時候，熄滅第一個 LED 燈；當(dāng)計(jì)數(shù)到99_999_999(2 秒）的時候，熄滅第二個 LED 燈；當(dāng)計(jì)數(shù)到 149_999_999(3 秒）的時候，熄滅第三個 LED 燈；當(dāng)計(jì)數(shù)到 199_999_999(4 秒）的時候，熄滅第四個 LED 燈，計(jì)數(shù)器再重新計(jì)數(shù)。具體的操作直接看代碼吧。

編譯之后該軟件把試用的資源都可以顯示出來。功能非常強(qiáng)大。

下載驗(yàn)證：

小結(jié)：

開發(fā)板資源豐富，資料詳細(xì)，適合入門者學(xué)習(xí)，適用于計(jì)算機(jī)專業(yè)、電子類及相關(guān)專業(yè)的本科生、研究生等相關(guān)人士，以及工程師?？梢匀嬖u估PGL22G性能。Pango Design Suite 開發(fā)軟件功能強(qiáng)大，雖然只有700多M，比起十幾個G的ISE Vivado用起來也毫無遜色。PDS在編譯速度上基本與ISE也差不了多少。無論從軟件界面還是功能，都為PDS點(diǎn)贊。希望大家都用起來，支持國產(chǎn)。

責(zé)任編輯：PSY

原文標(biāo)題：紫光同創(chuàng)PGL22G開發(fā)平臺試用連載（1）——開發(fā)板硬件軟件初步評估篇

文章出處：【微信公眾號：FPGA開發(fā)圈】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。