0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

時序分析基本概念介紹<Critical Path>

冬至子 ? 來源:數(shù)字后端IC芯片設計 ? 作者:Tao濤 ? 2023-07-07 11:27 ? 次閱讀

今天我們要介紹的時序分析概念是 Critical Path 。全稱是關(guān)鍵路徑。剛接觸后端的同學可能經(jīng)常會聽到這個概念,什么是Critical Path? 一般是指我們設計中時序最關(guān)鍵的路徑,通常也就是timing最差或者最難修的路徑。

實際工作中,leader或者同事也經(jīng)常問你Critical Path在哪里。 這時,我們要學會從時序報告中去找到timing最差的path并去分析它。

那如何分析呢?下面提供幾點建議

首先,我們可以看下這條path的走向是否合理,也叫作detour,通俗的解釋就是有沒有繞遠路。

Innovus可以采用Global timing debug工具顯示path path的路徑

report_timing -machine_readable > critcal_path.mtarpt

圖片

ICC更加簡單,可以直接在“ Import Path Pins ”里面黏貼timing path report顯示

圖片

其次,我們可以看下設計的clock tree做得平不平。 通常來說,我們還是希望clock tree能盡可能做平一點,這樣timing更容易meet。簡單一點的方法,我們能直接從時序報告中得到clock tree的skew,就是自己算下launch clock path和capture clock path的delay差值(下圖箭頭差值),如果差值過大,那就要重點看一下clock tree的質(zhì)量了。

圖片

最后,我們也可以分析下具體data path上,有沒有一些bad buffering, 過大的 load或者transition,甚至一些距離比較長的net都可以研究下。

圖片

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 時序分析
    +關(guān)注

    關(guān)注

    2

    文章

    127

    瀏覽量

    22566
  • 時序分析器
    +關(guān)注

    關(guān)注

    0

    文章

    24

    瀏覽量

    5279
收藏 人收藏

    評論

    相關(guān)推薦

    詳細介紹時序基本概念Timing arc

    時序分析基本概念介紹——Timing Arc
    的頭像 發(fā)表于 01-02 09:29 ?2.4w次閱讀
    詳細<b class='flag-5'>介紹</b><b class='flag-5'>時序</b><b class='flag-5'>基本概念</b>Timing arc

    介紹時序分析基本概念lookup table

    今天要介紹時序分析基本概念是lookup table。中文全稱時序查找表。
    的頭像 發(fā)表于 07-03 14:30 ?1540次閱讀
    <b class='flag-5'>介紹</b><b class='flag-5'>時序</b><b class='flag-5'>分析</b>的<b class='flag-5'>基本概念</b>lookup table

    時序分析基本概念介紹&amp;lt;Operating Condition&amp;gt;

    今天我們要介紹時序分析概念是 **Operating Condition** 。也就是我們經(jīng)常說的PVT環(huán)境,分別代表fabrication process variations(工
    的頭像 發(fā)表于 07-04 10:57 ?2880次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b><b class='flag-5'>介紹</b>&<b class='flag-5'>amp</b>;<b class='flag-5'>lt</b>;Operating Condition&<b class='flag-5'>amp</b>;<b class='flag-5'>gt</b>;

    時序分析基本概念介紹&amp;lt;Latency&amp;gt;

    今天要介紹時序分析基本概念是Latency, 時鐘傳播延遲。主要指從Clock源到時序組件Clock輸入端的延遲時間。
    的頭像 發(fā)表于 07-04 15:37 ?2453次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b><b class='flag-5'>介紹</b>&<b class='flag-5'>amp</b>;<b class='flag-5'>lt</b>;Latency&<b class='flag-5'>amp</b>;<b class='flag-5'>gt</b>;

    介紹時序分析基本概念MMMC

    今天我們要介紹時序分析基本概念是MMMC分析(MCMM)。全稱是multi-mode, multi-corner, 多模式多端角
    的頭像 發(fā)表于 07-04 15:40 ?2645次閱讀
    <b class='flag-5'>介紹</b><b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b>MMMC

    時序分析基本概念介紹&amp;lt;Skew&amp;gt;

    今天要介紹時序分析基本概念是skew,我們稱為偏差。
    的頭像 發(fā)表于 07-05 10:29 ?3598次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b><b class='flag-5'>介紹</b>&<b class='flag-5'>amp</b>;<b class='flag-5'>lt</b>;Skew&<b class='flag-5'>amp</b>;<b class='flag-5'>gt</b>;

    時序分析Slew/Transition基本概念介紹

    今天要介紹時序分析基本概念是Slew,信號轉(zhuǎn)換時間,也被稱為transition time。
    的頭像 發(fā)表于 07-05 14:50 ?3274次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b>Slew/Transition<b class='flag-5'>基本概念</b><b class='flag-5'>介紹</b>

    什么是時序路徑timing path呢?

    今天我們要介紹時序分析概念是 **時序路徑** (Timing Path)。STA軟件是基于t
    的頭像 發(fā)表于 07-05 14:54 ?2220次閱讀
    什么是<b class='flag-5'>時序</b>路徑timing <b class='flag-5'>path</b>呢?

    時序分析基本概念介紹&amp;lt;spice deck&amp;gt;

    今天我們要介紹時序分析概念是spice deck。平時用得可能比較少,是PT產(chǎn)生的一個spice信息文件,可以用來和HSPICE做correlation。
    的頭像 發(fā)表于 07-05 15:45 ?1165次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b><b class='flag-5'>介紹</b>&<b class='flag-5'>amp</b>;<b class='flag-5'>lt</b>;spice deck&<b class='flag-5'>amp</b>;<b class='flag-5'>gt</b>;

    時序分析基本概念介紹&amp;lt;generate clock&amp;gt;

    今天我們要介紹時序分析概念是generate clock。中文名為生成時鐘。generate clock定義在sdc中,是一個重要的時鐘概念
    的頭像 發(fā)表于 07-06 10:34 ?2302次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b><b class='flag-5'>介紹</b>&<b class='flag-5'>amp</b>;<b class='flag-5'>lt</b>;generate clock&<b class='flag-5'>amp</b>;<b class='flag-5'>gt</b>;

    時序分析基本概念介紹&amp;lt;wire load model&amp;gt;

    今天我們要介紹時序分析基本概念是wire load model. 中文名稱是線負載模型。是綜合階段用于估算互連線電阻電容的模型。
    的頭像 發(fā)表于 07-07 14:17 ?1159次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b><b class='flag-5'>介紹</b>&<b class='flag-5'>amp</b>;<b class='flag-5'>lt</b>;wire load model&<b class='flag-5'>amp</b>;<b class='flag-5'>gt</b>;

    時序分析基本概念介紹&amp;lt;Virtual Clock&amp;gt;

    今天我們介紹時序分析基本概念是Virtual Clock,中文名稱是虛擬時鐘。
    的頭像 發(fā)表于 07-07 16:52 ?1488次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b><b class='flag-5'>介紹</b>&<b class='flag-5'>amp</b>;<b class='flag-5'>lt</b>;Virtual Clock&<b class='flag-5'>amp</b>;<b class='flag-5'>gt</b>;

    時序分析基本概念介紹&amp;lt;Uncertainty&amp;gt;

    今天我們要介紹時序分析命令是uncertainty,簡稱時鐘不確定性。
    的頭像 發(fā)表于 07-07 17:23 ?3077次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b><b class='flag-5'>介紹</b>&<b class='flag-5'>amp</b>;<b class='flag-5'>lt</b>;Uncertainty&<b class='flag-5'>amp</b>;<b class='flag-5'>gt</b>;

    時序分析基本概念介紹&amp;lt;ILM&amp;gt;

    今天我們要介紹時序分析基本概念是ILM, 全稱Interface Logic Model。是一種block的結(jié)構(gòu)模型。
    的頭像 發(fā)表于 07-07 17:26 ?2938次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b><b class='flag-5'>介紹</b>&<b class='flag-5'>amp</b>;<b class='flag-5'>lt</b>;ILM&<b class='flag-5'>amp</b>;<b class='flag-5'>gt</b>;

    時序分析基本概念介紹&amp;lt;Combinational logic&amp;gt;

    今天我們要介紹時序分析概念是Combinational logic. 中文名組合邏輯單元。這是邏輯單元的基本組成器件。
    的頭像 發(fā)表于 07-10 14:31 ?834次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>分析</b><b class='flag-5'>基本概念</b><b class='flag-5'>介紹</b>&<b class='flag-5'>amp</b>;<b class='flag-5'>lt</b>;Combinational logic&<b class='flag-5'>amp</b>;<b class='flag-5'>gt</b>;