ADC噪聲：時鐘輸入和相位噪聲，第 1 部分

正如我們大多數(shù)人在日益混合信號的世界中工作時可能知道的那樣，模擬和數(shù)字設計人員通常以不同的方式看待同一問題。對一個人來說，它是po-tay-to，對另一個人來說，它是po-tah-to，或者可能是to-may-to而不是to-mah-to。對于模擬工程師來說，它是相位噪聲，但對于數(shù)字工程師來說，它是抖動。這一切都取決于你用什么眼鏡來觀察世界，以及設計中什么是重要的。

那么，如果我們是介于模擬和數(shù)字世界之間的ADC，我們該怎么辦？好吧，我們必須了解它們以及如何將它們聯(lián)系起來。

這是為數(shù)不多的跨越圍欄是有利的情況之一。目前市面上的許多時鐘產(chǎn)品都指定器件的相位噪聲，而不指定抖動。讓我們來看看如何從相位噪聲變?yōu)槎秳?。然后，我們將能夠預測具有一定抖動的ADC的SNR。一個例子將不得不等待，因為我在這里只有這么多空間?，F(xiàn)在讓我們專注于數(shù)學。下圖顯示了我們?nèi)绾胃鶕?jù)時鐘源的相位噪聲計算抖動。

編碼帶寬上的相位噪聲積分。

這實際上是一個非常簡單的概念。如您所見，相位噪聲曲線下有不同的區(qū)域被突出顯示（A1至A5）。這些區(qū)域只是時鐘源數(shù)據(jù)手冊中為每個區(qū)域給出的積分相位噪聲功率（dBc）。為了稍微簡化數(shù)學，我們將采用梯形近似來獲得每個區(qū)域中的面積。為了從該相位噪聲信息中獲得抖動，我們將從接近基頻時鐘頻率到編碼帶寬（即ADC采樣速率）的相位噪聲進行積分。

首先，我們對曲線上所有相位噪聲點進行反對數(shù)運算，然后將它們相加以實現(xiàn)積分噪聲。接下來，我們需要以秒為單位將其轉(zhuǎn)換為均方根抖動，以便我們可以用它來計算對ADC噪聲（SNR）的影響。為此，我們需要以下等式。

我們可以獲取這些數(shù)據(jù)并對相位噪聲進行積分，以找到均方根抖動，然后得出對ADCSNR的影響。如MT-008所示，近載波相位噪聲對ADC的SNR沒有太大影響。寬帶相位噪聲的影響最大。因此，我們可以做一些假設，使計算更容易一些，節(jié)省一些時間，并對最終SNR進行很好的評估。正如我們稍后將看到的，我們可以根據(jù)從時鐘源的相位噪聲得出的均方根抖動來非常準確地預測ADC的SNR。

因此，現(xiàn)在我們有了工具，可以根據(jù)給定時鐘源的相位噪聲計算均方根抖動。現(xiàn)在，我們可以采用這些方程，利用時鐘源的相位噪聲推導出均方根抖動，并找到其對ADCSNR的影響。

審核編輯：郭婷