0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

ADC噪聲:時(shí)鐘輸入和相位噪聲–測(cè)試設(shè)置

星星科技指導(dǎo)員 ? 來(lái)源:ADI ? 作者:ADI ? 2023-06-30 16:42 ? 次閱讀

在過(guò)去的幾篇博客中,我們一直在評(píng)估如何獲取時(shí)鐘源的相位噪聲,并將其轉(zhuǎn)換為抖動(dòng),最終得出ADC的最終SNR。我們查看了一個(gè)使用低抖動(dòng)時(shí)鐘發(fā)生器AD9523為9643位14 MSPS ADC提供時(shí)鐘的示例電路。通過(guò)利用一些數(shù)學(xué)方法,我們能夠根據(jù)AD250的預(yù)期相位噪聲性能和AD68數(shù)據(jù)手冊(cè)中規(guī)定的SNR確定763.9523 dBFS的預(yù)期SNR值?;叵胍幌拢瑢?shí)際測(cè)量值為9643.68 dBFS,如下圖848所示。

wKgaomSemCSAZ2NCAAIzK38neo0273.png

圖1.AD9523 時(shí)鐘頻率為AD9643,頻率為245.76 MHz,fIN = 140.1 MHz。

作為一名工程師,當(dāng)一個(gè)人能夠計(jì)算出預(yù)期結(jié)果并在實(shí)驗(yàn)室中看到與該計(jì)算一致的測(cè)量結(jié)果時(shí),總是有益的。我收到的一個(gè)問(wèn)題促使我決定花點(diǎn)時(shí)間,了解一下我是如何想出圖 1 中的繪圖的。

使用了AD9643評(píng)估板,該評(píng)估板可以配置為使用AD9523驅(qū)動(dòng)AD9643的時(shí)鐘輸入。如圖2所示,我們有AD9643評(píng)估板、HSC-ADC-EVALZ數(shù)據(jù)采集板、墻上電源、羅德施瓦茨SMA100信號(hào)發(fā)生器和PC。

配置AD9643評(píng)估板后,我們可以如圖所示連接所有內(nèi)容。我們使用一個(gè)SMA100驅(qū)動(dòng)AD9643的模擬輸入,使用另一個(gè)SMA100驅(qū)動(dòng)AD9523的基準(zhǔn)輸入。這些 SMA100 信號(hào)發(fā)生器為我們提供了非常低的相位噪聲信號(hào)源,這對(duì)于從這些器件獲得良好的性能至關(guān)重要。畢竟,我們想知道組件的性能,而不是驅(qū)動(dòng)組件的信號(hào)源。這些信號(hào)發(fā)生器提供足夠低的相位噪聲,因此它不是信號(hào)鏈中的主要貢獻(xiàn)者。

圖中的PC加載了ADI公司的SPIController和Visual Analog軟件包。SPIController軟件為AD9643和AD9523器件的SPI端口提供接口,以便可以根據(jù)我們要測(cè)試的條件配置器件的各個(gè)設(shè)置。視覺(jué)模擬軟件控制數(shù)據(jù)采集板并處理來(lái)自ADC的輸入數(shù)字?jǐn)?shù)據(jù),以創(chuàng)建圖1所示的FFT。這不是一個(gè)非常復(fù)雜的設(shè)置,但我認(rèn)為值得訪問(wèn)它,以更深入地了解我們?nèi)绾潍@得我之前介紹的數(shù)據(jù)。

wKgZomSemCmAXzTvAAI4cQ2k9i4655.png

圖2.使用AD9523與AD9643時(shí)鐘測(cè)量SNR的測(cè)試設(shè)置

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • adc
    adc
    +關(guān)注

    關(guān)注

    98

    文章

    6498

    瀏覽量

    544658
  • 信號(hào)發(fā)生器

    關(guān)注

    28

    文章

    1474

    瀏覽量

    108764
  • 評(píng)估板
    +關(guān)注

    關(guān)注

    1

    文章

    544

    瀏覽量

    29323
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    時(shí)鐘噪聲對(duì)于高速DAC相位噪聲的影響

    在所有器件特性中,噪聲可能是一個(gè)特別具有挑戰(zhàn)性、難以掌握的設(shè)計(jì)課題。本文主要介紹時(shí)鐘噪聲對(duì)于高速DAC相位噪聲的影響。
    發(fā)表于 07-28 09:35 ?1282次閱讀

    如何描述相位噪聲的大小 相位噪聲測(cè)試和意義

    使用頻譜儀法進(jìn)行相位噪聲測(cè)試時(shí),雖然測(cè)試精度受儀器自身指標(biāo)影響,但測(cè)試設(shè)置簡(jiǎn)單、快捷,頻率偏移范
    發(fā)表于 03-07 10:56 ?1553次閱讀
    如何描述<b class='flag-5'>相位</b><b class='flag-5'>噪聲</b>的大小 <b class='flag-5'>相位</b><b class='flag-5'>噪聲</b><b class='flag-5'>測(cè)試</b>和意義

    噪聲?壞噪聲?教你認(rèn)識(shí)ADC輸入噪聲

    所有模數(shù)轉(zhuǎn)換器(ADC)都有一定數(shù)量的折合到輸入端的噪聲——它被看作一種與無(wú)噪聲ADC輸入端串
    發(fā)表于 07-29 11:40 ?3.6w次閱讀

    電源噪聲時(shí)鐘抖動(dòng)對(duì)高速DAC相位噪聲的影響的分析及管理

    改進(jìn)6 dB。研究幾何圖像可知這是合理的,因?yàn)橄旅娴娜切螘?huì)變得更尖銳,垂直邊會(huì)縮小。還應(yīng)注意,如果噪聲以相同幅度提高,則提高時(shí)鐘幅度不會(huì)改善相位噪聲。為了證明這一點(diǎn),可通過(guò)調(diào)制
    發(fā)表于 05-10 14:39

    DAC相位噪聲測(cè)量改進(jìn)以支持超低相位噪聲DDS應(yīng)用

    時(shí)鐘源用于DDS并且DDS的輸出饋入到一個(gè)互相關(guān)類型的相位噪聲分析儀 。由于只需要一個(gè)DDS,所以很容易實(shí)現(xiàn)。然而,在這樣的測(cè)試設(shè)置下,沒(méi)有
    發(fā)表于 10-17 10:57

    電源噪聲時(shí)鐘抖動(dòng)對(duì)高速DAC相位噪聲的影響分析及管理

    ,如果噪聲以相同幅度提高,則提高時(shí)鐘幅度不會(huì)改善相位噪聲。為了證明這一點(diǎn),可通過(guò)調(diào)制輸入DAC的時(shí)鐘
    發(fā)表于 10-17 10:22

    時(shí)鐘抖動(dòng)(CLK)和相位噪聲之間的轉(zhuǎn)換

    摘要:這是一篇關(guān)于時(shí)鐘(CLK)信號(hào)質(zhì)量的應(yīng)用筆記,介紹如何測(cè)量抖動(dòng)和相位噪聲,包括周期抖動(dòng)、逐周期抖動(dòng)和累加抖動(dòng)。本文還描述了周期抖動(dòng)和相位噪聲
    發(fā)表于 04-22 10:16 ?4315次閱讀
    <b class='flag-5'>時(shí)鐘</b>抖動(dòng)(CLK)和<b class='flag-5'>相位</b><b class='flag-5'>噪聲</b>之間的轉(zhuǎn)換

    時(shí)鐘輸入來(lái)改善ADC噪聲

      任何通過(guò)時(shí)鐘電路進(jìn)入ADC噪聲都能直接到達(dá)輸出端。ADC中此電路的噪聲機(jī)制可認(rèn)為是一個(gè)混頻器。當(dāng)看到
    發(fā)表于 09-14 17:17 ?8次下載
    <b class='flag-5'>時(shí)鐘</b><b class='flag-5'>輸入</b>來(lái)改善<b class='flag-5'>ADC</b>的<b class='flag-5'>噪聲</b>

    殘余相位噪聲測(cè)量從外部噪聲源中提取DUT噪聲

    殘余相位噪聲測(cè)量消除了外部噪聲源(如電源或輸入時(shí)鐘)的影響,而絕對(duì)相位噪聲測(cè)量則包括來(lái)自這些源的
    的頭像 發(fā)表于 02-02 11:55 ?1543次閱讀

    ADC輸入噪聲:沒(méi)有噪音是好噪音嗎?

    所有模數(shù)轉(zhuǎn)換器(ADC)都有一定量的輸入參考噪聲,建模為與無(wú)噪聲ADC輸入串聯(lián)的
    發(fā)表于 02-03 16:08 ?2194次閱讀
    <b class='flag-5'>ADC</b><b class='flag-5'>輸入</b><b class='flag-5'>噪聲</b>:沒(méi)有噪音是好噪音嗎?

    ADC噪聲時(shí)鐘輸入相位噪聲,第 1 部分

    這是為數(shù)不多的跨越圍欄是有利的情況之一。目前市面上的許多時(shí)鐘產(chǎn)品都指定器件的相位噪聲,而不指定抖動(dòng)。讓我們來(lái)看看如何從相位噪聲變?yōu)槎秳?dòng)。然后
    的頭像 發(fā)表于 06-30 16:58 ?1232次閱讀
    <b class='flag-5'>ADC</b><b class='flag-5'>噪聲</b>:<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>輸入</b>和<b class='flag-5'>相位</b><b class='flag-5'>噪聲</b>,第 1 部分

    ADC噪聲時(shí)鐘輸入如何提供幫助

    通過(guò)時(shí)鐘電路進(jìn)入ADC的任何噪聲都可能直接進(jìn)入輸出。ADC中涉及該電路的噪聲機(jī)制可以被認(rèn)為是混頻器。在查看
    的頭像 發(fā)表于 06-30 17:00 ?898次閱讀
    <b class='flag-5'>ADC</b><b class='flag-5'>噪聲</b>:<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>輸入</b>如何提供幫助

    相位噪聲的頻譜定義與測(cè)試方法

    相位噪聲的頻譜定義與測(cè)試方法? 相位噪聲是指信號(hào)中相位的不穩(wěn)定性,它能夠影響信號(hào)的頻率穩(wěn)定性和精
    的頭像 發(fā)表于 10-22 12:43 ?918次閱讀

    相位噪聲定義 相位噪聲來(lái)源 相位噪聲對(duì)信號(hào)的影響

    ,包括電路穩(wěn)定性不良、時(shí)鐘補(bǔ)償誤差、溫度變化、電磁干擾等。相位噪聲對(duì)信號(hào)有著廣泛的影響,包括降低信號(hào)的頻譜純度、引起功率泄露、產(chǎn)生頻率副瓣、導(dǎo)致系統(tǒng)誤碼率的提高等。 抖動(dòng)是指信號(hào)的周期性變化,通常表現(xiàn)為時(shí)間軸上信號(hào)
    的頭像 發(fā)表于 01-29 13:54 ?971次閱讀

    時(shí)鐘抖動(dòng)與相位噪聲的關(guān)系

    時(shí)鐘抖動(dòng)和相位噪聲是數(shù)字系統(tǒng)和通信系統(tǒng)中兩個(gè)至關(guān)重要的概念,它們之間存在著緊密而復(fù)雜的關(guān)系。以下是對(duì)時(shí)鐘抖動(dòng)和相位
    的頭像 發(fā)表于 08-19 18:01 ?744次閱讀