SiC FET — “圖騰” 象征？

圖騰柱功率系數(shù)校正電路一直是個構(gòu)想，許多工程師都在尋找能夠有效實(shí)現(xiàn)這一構(gòu)想的技術(shù)。如今，人們發(fā)現(xiàn) SiC FET 是能讓該拓?fù)浣Y(jié)構(gòu)發(fā)揮最大優(yōu)勢的理想開關(guān)。了解應(yīng)對方式。

這篇博客文章最初由 United Silicon Carbide (UnitedSiC) 發(fā)布，該公司于 2021 年 11 月加入 Qorvo 大家庭。UnitedSiC 是一家領(lǐng)先的碳化硅 (SiC) 功率半導(dǎo)體制造商，它的加入促使 Qorvo 將業(yè)務(wù)擴(kuò)展到電動汽車 (EV)、工業(yè)電源、電路保護(hù)、可再生能源和數(shù)據(jù)中心電源等快速增長的市場。

我們不知道是誰創(chuàng)造了 “無橋圖騰柱功率系數(shù)校正級” 這個術(shù)語，但這肯定誕生于某個奇思妙想、靈感迸發(fā)的時刻。在 AC/DC 電源中，該電路可實(shí)現(xiàn)功率系數(shù)校正，同時因?yàn)闊o需使用交流線路橋式整流器，可在低壓線路中有效地提高多達(dá) 2% 的效率。下面我們將進(jìn)一步研究，并將其簡稱為 “TPPFC”，以精簡篇幅。

TPPFC 架構(gòu)于 2011 年前后首次得到證實(shí)，通過使用理想開關(guān)和低損耗磁性元件，理論上該電路可達(dá)到 100% 的效率。不過這是一個超前想法，因?yàn)榈侥壳盀橹?，用于制造高頻升壓開關(guān)的半導(dǎo)體仍然不夠理想。問題是要在傳導(dǎo)損耗和開關(guān)損耗之間進(jìn)行權(quán)衡，為降低導(dǎo)通電阻和傳導(dǎo)損耗，我們需要擴(kuò)大有效晶粒面積，但這會提高器件電容和動態(tài)損耗。另一個問題是，TPPFC 必須在中等功率水平以上的 “硬開關(guān)” 連續(xù)導(dǎo)通模式下運(yùn)行，以保持峰值電流可控，且這需要恢復(fù)開關(guān)體二極管中存儲的電荷。當(dāng)使用硅 MOSFET 時，電荷相當(dāng)大，由此產(chǎn)生的耗散也很高，使得任何小小的凈增益對電路來說意義都不大，尤其是還需要考慮開關(guān)驅(qū)動和控制的成本和復(fù)雜性。

使用寬帶隙半導(dǎo)體有助于我們實(shí)現(xiàn)目標(biāo)

盡管 2% 的理論效率增益非常具有吸引力，但 “80+Titanium 標(biāo)準(zhǔn)” 等服務(wù)器效率標(biāo)準(zhǔn)要求在 230VAC 和 50% 負(fù)載下，AC/DC 電源的端對端總損耗僅為 4%。

圖 4：Si/SiC 共源共柵

由于通常 2% 要分配給 AC 前端，所以必須使用新技術(shù)來重新改進(jìn) TPPFC，以提高其性能，而隨著寬帶隙開關(guān)的發(fā)展，這一情況發(fā)生了改變。碳化硅和氮化鎵都是備選的技術(shù)，與硅相比，SiC MOSFET 的反向恢復(fù)電流降低了 80%，而 GaN 則沒有反向恢復(fù)電流。此外，它們的輸出電容也比硅 MOSFET 更低，因?yàn)樵谙嗤妷旱燃壪?，WBG 晶粒通常比硅晶粒更小。這歸功于 WBG 材料具有更高的臨界電場，在處理相同峰值電壓時所需的電壓支撐區(qū)域更薄，且摻雜也更高，因此具有更低的導(dǎo)通電阻。SiC 和 GaN 的低損耗優(yōu)勢可歸結(jié)為品質(zhì)因數(shù)RDS(on)x A 和 RDS(on)x EOSS，前者表示導(dǎo)通電阻與晶粒面積之間的權(quán)衡，而后者則表示導(dǎo)通電阻與輸出電容導(dǎo)致的開關(guān)損耗之間的權(quán)衡。

WBG 器件讓 TPPFC 級的實(shí)現(xiàn)成為可能，相關(guān)電路目前已經(jīng)普及，但也并未十全十美，因?yàn)?SiC 和 GaN 的那些顯著優(yōu)勢也隱藏著一些實(shí)際問題。不可否認(rèn)，SiC MOSFET 的恢復(fù)電荷較低，但體二極管的正向壓降卻非常高，這樣就會增加一些額外損耗。此外，柵極驅(qū)動對閾值遲滯和可變性比較敏感，且為實(shí)現(xiàn)全面提升所需使用的高電壓也非常接近絕對最大值，這非常危險。相反，GaN 器件具有較低的柵極電壓閾值，因此在開關(guān)瞬變時可能存在雜散和災(zāi)難性導(dǎo)通的風(fēng)險。這可以通過將關(guān)斷驅(qū)動電壓設(shè)為負(fù)值來緩解，但會導(dǎo)致器件在通道增強(qiáng)之前的反向傳導(dǎo)過程中，產(chǎn)生非常高的壓降，從而增加損耗。并且 GaN 的成本仍相對較高。

不過，我們還有另一種選擇，即半導(dǎo)體制造商在數(shù)十年前就知道的 “共源共柵” 技術(shù)，該技術(shù)將高電壓開關(guān)與低電壓開關(guān)組合在一起，以實(shí)現(xiàn)傳導(dǎo)損耗和開關(guān)損耗優(yōu)勢。在使用了寬帶隙的產(chǎn)品中，將常開 SiC JFET 與低電壓硅 MOSFET 相搭配，可得到一個具有非臨界柵極驅(qū)動、低損耗體二極管以及 WBG 器件所有優(yōu)勢的常閉器件。UnitedSiC 提供的 “SiC FET” 采用這種設(shè)計思路，實(shí)現(xiàn)了非?？斓拈_關(guān)速度，以及小巧的晶粒尺寸，從而實(shí)現(xiàn)低電容和低動態(tài)損耗。JFET 可以有效地設(shè)置傳導(dǎo)損耗，即使采用較小尺寸的晶粒，其簡單的垂直結(jié)構(gòu)也可以實(shí)現(xiàn)較低的導(dǎo)通電阻。下圖中的品質(zhì)因數(shù)很好地證明了其優(yōu)勢。圖 1顯示了750V SiC FET與650V SiC MOSFET 的比較情況。

圖 1：在關(guān)鍵品質(zhì)因數(shù)方面，SiC FET 優(yōu)于 SiC MOSFET

圖騰柱 PFC 電路中的 SiC FET 不僅可以獲得預(yù)期的效率增益，而且還非常易于實(shí)施?？梢哉f，拓?fù)浣Y(jié)構(gòu)和 SiC FET 開關(guān)的組合就是 “圖騰”，即最佳可實(shí)現(xiàn)電路的象征。