異構(gòu)整合封裝，半導體新藍海

隨著各種新興應用發(fā)展，在終端產(chǎn)品需求多元化與客制化的趨勢下，異質(zhì)整合封裝技術(shù)在半導體產(chǎn)業(yè)扮演至關(guān)重要的角色。透過異質(zhì)整合封裝技術(shù)，可在更小的空間內(nèi)整合多種芯片，以達到更佳的效能與更好的整合度。

在高效能運算、資料中心、醫(yī)療和航太等應用領域，對于高可靠度、高效能和降低功耗的需求不斷提升，因此異質(zhì)整合封裝技術(shù)的應用也愈廣泛。此外，ChatGPT掀起生成式人工智能（AIGC）熱潮，隨著AIGC應用普及，人們對高效能運算需求增加。未來AIGC應用所需的運算需求將持續(xù)提升，小芯片異質(zhì)整合架構(gòu)設計和先進的封裝技術(shù)，提供更高效的芯片整合方式與封裝技術(shù)，有效提升芯片的運算效能與可靠性。

異質(zhì)整合封裝的核心技術(shù)為先進封裝技術(shù)，由于半導體產(chǎn)業(yè)鏈上IC設計、電子設計自動化（EDA）、半導體制程、材料、設備等亦為異質(zhì)整合封裝須共同整合的技術(shù)，大廠透過籌組產(chǎn)業(yè)聯(lián)盟，積極推動芯片間傳輸規(guī)范的標準化，除可降低設計成本，也讓不同廠商、代工廠的晶粒能在單一封裝內(nèi)整合。UCIe聯(lián)盟與臺積電3DFabric聯(lián)盟就是異質(zhì)整合封裝發(fā)展趨勢中的聯(lián)盟。

英特爾2022年3月邀請臺積電（2330）、三星、超微、微軟、Google、日月光等大廠組成UCIe聯(lián)盟，致力將小芯片資料傳輸架構(gòu)標準化，以降低小芯片先進封裝設計成本，為未來高階運算晶片開發(fā)主推的小晶片整合技術(shù)平臺。UCIe聯(lián)盟目標是制定統(tǒng)一小芯片／晶粒間的傳輸規(guī)范，實現(xiàn)晶粒「隨插即用」，滿足高階運算晶片持續(xù)提升運算單元密度，以及整合多元功能的需求。

UCIe聯(lián)盟成立一年就有超過100個會員，包括半導體產(chǎn)業(yè)鏈不同類型的業(yè)者。目前成員以美國業(yè)者最多，其次依序為中國大陸與臺灣；次產(chǎn)業(yè)方面以IC設計業(yè)者最多，記憶體與IC封測業(yè)者次之。

UCIe聯(lián)盟成員分三個級別：發(fā)起人、貢獻者、采用者。臺灣加入聯(lián)盟的貢獻者包括聯(lián)發(fā)科、世芯、愛普、創(chuàng)意、華邦電、矽品等六家業(yè)者；采用者包括神盾、干瞻、創(chuàng)鑫智慧、威宏、群聯(lián)、力積電等六家業(yè)者。作為聯(lián)盟發(fā)起人，英特爾、臺積電、日月光等的先進封裝技術(shù)架構(gòu)如EMIB、CoWoS、FOCoS，亦將成為未來高階運算芯片開發(fā)主推的小芯片整合技術(shù)平臺。

圖／經(jīng)濟日報提供

另外，臺積電2022年10月成立3DFabric聯(lián)盟，以加速創(chuàng)新及完備3D IC的生態(tài)系統(tǒng)。聯(lián)盟提供開放平臺，成員可以共享技術(shù)、知識和資源，加速3D芯片堆疊技術(shù)發(fā)展。該聯(lián)盟亦提供成員最佳的全方位解決方案與服務，支援IC設計、制造、封裝測試、記憶體模組、載板等多個領域的開發(fā)。

加入3DFabric聯(lián)盟的業(yè)者包括世芯、創(chuàng)意、日月光、矽品等，以及微軟、三星、SK Hynix等國際合作伙伴，共建多元生態(tài)系統(tǒng)。

IC設計服務方面，世芯與創(chuàng)意分別提供能支援高效能運算和記憶體需求的先進封裝相關(guān)服務，以滿足AI和HPC市場。世芯2023年1月完成3奈米N3E制程AI／HPC測試芯片設計定案，并提供臺積電CoWoS先進封裝設計與投產(chǎn)服務。創(chuàng)意2023年4月宣布采用臺積電CoWoS-R先進封裝技術(shù)完成3奈米8.6Gbps HBM3與5Tbps／mm GLink-2.5D IP 設計定案。

記憶體方面，華邦電與IC設計服務業(yè)者智原合作開發(fā)CUBE 3D Memory IP，并于2023年2月宣布提供3DCaaS（3D CUBE as a Service）一站式服務平臺，加速客制化邊緣運算的發(fā)展。力積電則是推出3D架構(gòu)AIM芯片制程平臺，提供邏輯與記憶體解決方案，協(xié)助客戶縮短AI產(chǎn)品開發(fā)時程。

臺積電與聯(lián)電皆致力于異質(zhì)整合布局。臺積電2022年6月啟用日本筑波3D IC研發(fā)中心，專注研究下世代3D IC與先進封裝技術(shù)的材料。臺積電也積極擴充3D Fabric先進封裝產(chǎn)能，預計至2025年無塵室面積規(guī)模將擴稱至2021年的二倍以上。聯(lián)電2023年2月宣布與Cadence共同開發(fā)3D IC混合鍵合參考流程，已通過聯(lián)電芯片堆疊技術(shù)認證。

IC封測方面，日月光去年推出先進封裝VIPack平臺，為異質(zhì)整合架構(gòu)提供垂直互連整合封裝解決方案。IC載板大廠欣興則導入多芯片異質(zhì)整合封裝的技術(shù)平臺。

異質(zhì)整合封裝將不同功能、尺寸的芯片整合至同一個芯片封裝中，并透過封裝技術(shù)實現(xiàn)互聯(lián)性，提升系統(tǒng)效能、功耗表現(xiàn)與成本效益，是未來高效運算及物聯(lián)網(wǎng)多元終端應用的重要支持技術(shù)。加速異質(zhì)整合封裝的發(fā)展，需要國內(nèi)半導體產(chǎn)業(yè)鏈跨領域多元整合的生態(tài)體系，強化不同領域之合作與交流，實現(xiàn)技術(shù)整合與創(chuàng)新，從而提升臺灣半導體產(chǎn)業(yè)的競爭力。