集成電路 EDA 設(shè)計(jì)精英挑戰(zhàn)賽最后一天，報(bào)名即將截止，錯(cuò)過(guò)再等一年

速速來(lái)報(bào)

近日，第四屆（2022）集成電路 EDA 設(shè)計(jì)精英挑戰(zhàn)賽火熱報(bào)名中。作為核心出題企業(yè)之一，思爾芯（S2C）賽題收到了各大高校的報(bào)名“挑戰(zhàn)”。最后一波報(bào)名即將截止，還沒組隊(duì)報(bào)名的同學(xué)請(qǐng)抓緊最后的時(shí)間。10月11日17:00，報(bào)名通道正式關(guān)閉，有興趣的同學(xué)千萬(wàn)不要錯(cuò)過(guò)，錯(cuò)過(guò)需要再等一年！還等什么？速速來(lái)報(bào)吧！

01

賽題名稱

動(dòng)態(tài)組網(wǎng)算法設(shè)計(jì)（數(shù)字集成電路設(shè)計(jì)方向）

02

賽題背景

隨著電路設(shè)計(jì)的復(fù)雜性不斷增加，在邏輯仿真和快速原型設(shè)計(jì)中電路設(shè)計(jì)需劃分成多份，并分配到多FPGA系統(tǒng)進(jìn)行仿真和驗(yàn)證。多FPGA系統(tǒng)是人工預(yù)先設(shè)計(jì)系統(tǒng)組網(wǎng)和連接關(guān)系，在此約束下對(duì)電路進(jìn)行劃分處理。由于人工預(yù)設(shè)的組網(wǎng)約束不合理，往往造成劃分失敗，劃分質(zhì)量不佳等問(wèn)題。現(xiàn)需求一種新算法，支持動(dòng)態(tài)組網(wǎng)，滿足劃分約束，輸出最優(yōu)劃分結(jié)果和組網(wǎng)方案。本賽題為2020年賽題的延續(xù)增強(qiáng)版，側(cè)重解決工程實(shí)施問(wèn)題和質(zhì)量提升。

03

賽題Chair介紹

余立艷

西安電子科技大學(xué)

助理研究員

西安電子科技大學(xué)微電子學(xué)院，助理研究員。于2004年、2007年分別獲得西安電子科技大學(xué)電子信息學(xué)士、微電子學(xué)與固體電子學(xué)碩士學(xué)位。2007年至2008年期間在互芯集成電路有限公司從事手機(jī)芯片開發(fā)，2008年至2020年期間在中興通訊股份有限公司從事手機(jī)系統(tǒng)軟件開發(fā)， 2020.9至今受聘西安電子科技大學(xué)微電子學(xué)院助理研究員，主要從事集成電路設(shè)計(jì)自動(dòng)化關(guān)鍵技術(shù)研究和軟件開發(fā)?？偣采暾?qǐng)國(guó)家發(fā)明專利十六項(xiàng)和國(guó)際專利一項(xiàng)（日本，已授權(quán)）。

葉佐昌

清華大學(xué)集成電路

學(xué)院副研究員

2007年7月畢業(yè)于清華大學(xué)微電子研究所，獲工學(xué)博士學(xué)位。曾在美國(guó)Cadence伯克利實(shí)驗(yàn)室擔(dān)任研究員。目前在清華大學(xué)微電子研究所任副研究員。主要研究領(lǐng)域包括為集成電路仿真，建模，和自動(dòng)設(shè)計(jì)方法學(xué)。目前主要研究方向?yàn)橛糜?a href="http://wenjunhu.com/analog/" target="_blank">模擬全流程敏捷設(shè)計(jì)的EDA工具開發(fā)。

04

賽題指南

掃描二維碼獲取完整賽題

05

獎(jiǎng)項(xiàng)設(shè)置

麒麟杯（1個(gè)）：20萬(wàn)/支菁英杯（1-2支）：8萬(wàn)/支一等獎(jiǎng)（最高15%）：2萬(wàn)/支二等獎(jiǎng)（最高30%）：1萬(wàn)/支

06

報(bào)名方式

第四屆（2022）集成電路EDA設(shè)計(jì)精英挑戰(zhàn)賽已正式開放報(bào)名，點(diǎn)擊文章末端閱讀原文，及時(shí)關(guān)注競(jìng)賽官網(wǎng)