0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在超純晶圓上堆疊超高純層的外延技術(shù)呢?

1770176343 ? 來源:四有芯人 ? 2023-06-19 10:04 ? 次閱讀

廣義而言,半導(dǎo)體基板即為晶圓。我們可以直接在晶圓表面堆疊晶體管,即半導(dǎo)體電路的基本元件,也可以構(gòu)建新的一層,將其作為基板并在上面形成器件。特別是用于通信、軍事和光學(xué)元件等特殊用途的晶體管,或是高性能和高質(zhì)量的晶體管,它們都需要用到外延晶片。在本文中,我們將介紹這種在晶圓之上由超純硅構(gòu)成的超高純層(也被稱為“外延層)的形成過程、用途和特征。

1.外延層,超純晶圓上的“超高純”層

0af6d328-0ddd-11ee-962d-dac502259ad0.png

圖1.初始籽晶和附加工藝流程所在的外延層

晶圓制造過程獨(dú)立于半導(dǎo)體制造過程。它將熔融硅轉(zhuǎn)化為純度近100%的高純度晶圓,并將其切割成板狀。晶圓制造涉及各種材料,包括從集成電路最常用的硅和鍺,到用于高速模擬的砷化鎵。

總體而言,晶圓制造工藝流程大多相似,僅在工藝條件和方法上略有不同。硅片可分為三類超純硅片、(P型/N型)摻雜硅片以及經(jīng)過附加工藝處理的外延片。其中,P型硅片最為常用。這是因為只要在P型基板上完成N-Well(半導(dǎo)體制造工藝),就可以簡單地制造互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)晶體管(CMOSFET)。外延片是對超純晶圓施加附加工藝(即所謂的外延工藝)后的產(chǎn)物,此時的超純晶圓稱為籽晶(中間產(chǎn)物)。

2.形成外延層的前提條件:晶體結(jié)構(gòu)

0b33249a-0ddd-11ee-962d-dac502259ad0.png

圖2.外延層與非晶層

在英語中,外延(epitaxial)一詞的前綴“epi-”表示“在上面”,而外延層則是指向上形成的層。外延一詞代表外延生長,這意味著新層不斷堆疊生長形成單晶。單晶為固態(tài),其中同一類型的所有晶體沿著特定的晶軸有規(guī)律地形成,同時籽晶位于下方且晶格方向保持不變。

在晶體管結(jié)構(gòu)中,充當(dāng)漏極電流流動路徑的基板應(yīng)具有晶體結(jié)構(gòu);然而,由于在半導(dǎo)體制造工藝前期所使用的大多數(shù)沉積方法都會有非晶(無定型)層,因此需要依靠特殊條件和方法生成外延層,以避免出現(xiàn)非晶態(tài)。

要用作籽晶層,晶格應(yīng)具備晶體結(jié)構(gòu),同時依照下層晶格結(jié)構(gòu)向上生長。因此,重要的是形成晶格排列規(guī)則且晶格常數(shù)一致或相似的層。由此,通過特殊方法在籽晶層上形成的新層或基板便是外延層,而外延層所覆蓋的晶圓被稱為外延片。

3.晶格內(nèi)電子流動條件

0b54715e-0ddd-11ee-962d-dac502259ad0.png

圖3-1.不同層平均電子流動速率對比-單晶層:快

0b97e3ee-0ddd-11ee-962d-dac502259ad0.png

圖3-2.不同層平均電子流動速率對比-多晶層:中等

0bbf8c00-0ddd-11ee-962d-dac502259ad0.png

圖3-3.不同層平均電子流動速率對比-無定形(非晶)層:慢

(單晶層>多晶層>無定形(非晶)層)

半導(dǎo)體器件的功能包括促使電子流動,檢測和判斷流動情況,并將判斷結(jié)果以開/關(guān)形式呈現(xiàn)。在籽晶上進(jìn)行附加工藝(超高純)處理是為了制造一個無任何缺陷的層,以此促進(jìn)電子在零缺陷場中的流動。

要想增加電子在某個方向上的流動速度,晶格必須呈規(guī)則排列。當(dāng)原子之間的距離恒定時則更為有利。換句話說,多晶或非晶(無定型)晶格的排列會削弱電子流動速率并形成電子陷阱,從而增加了柵極電壓和漏極電流預(yù)測和管理難度。

4.晶格常數(shù)

0be4342e-0ddd-11ee-962d-dac502259ad0.png

圖4.外延層和單晶結(jié)構(gòu)的晶格常數(shù)

晶格常數(shù)是指硅原子之間的鍵(共價鍵)間距。當(dāng)任何一種其它元素進(jìn)入硅原子間時,原子的電荷量發(fā)生變化,導(dǎo)致原子間距(晶格常數(shù))發(fā)生變化。盡可能避免晶格常數(shù)的改變是非常重要的。這是因為晶格常數(shù)不一致會影響上下層的熱膨脹系數(shù),很可能導(dǎo)致晶圓翹曲。此外,當(dāng)堆疊二氧化硅或二氧化鉿作為柵極氧化層時,若是通過外延生長制造出晶格常數(shù)一致的超高純層,而非在含雜質(zhì)的硅基板上進(jìn)行堆疊,可以將接觸面之間的電子陷阱和接觸面之間的失配情況(粘結(jié)程度減弱等)降至最低。

盡管外延層品質(zhì)優(yōu)良,但由于制作工藝復(fù)雜、成本較高,且外延工藝需要依靠單晶生長,處理速度緩慢,因此外延層僅在特殊情況下使用。

5.晶格匹配和失配情況

0c071c82-0ddd-11ee-962d-dac502259ad0.png

圖5-1.兩種異質(zhì)外延情況-外延層晶格常數(shù)非常大時

0c2bd018-0ddd-11ee-962d-dac502259ad0.png

圖5-2.兩種異質(zhì)外延情況-外延層晶格常數(shù)非常小時

當(dāng)晶體結(jié)構(gòu)中的籽晶層和外延層具有相同間距時,我們稱之為同質(zhì)外延,反之,我們稱之為異質(zhì)外延。在異質(zhì)外延的情況下,當(dāng)外延層的晶格間距較大時,需要施加壓應(yīng)力使其與籽晶層間距相匹配。相反,當(dāng)外延層晶格間距小于下層籽晶層晶格間距時,需要施加拉應(yīng)力來增加間距。

原子的結(jié)合形成晶體結(jié)構(gòu),或稱晶格。如果晶體結(jié)構(gòu)中原子間距不匹配,則會出現(xiàn)包括空洞、突起在內(nèi)的缺陷,進(jìn)而引發(fā)質(zhì)量問題。通過在基板上生成新的外延基板可以克服這些問題。重要的是,如果在外延層形成的同時進(jìn)行摻雜操作,則可按需形成雜質(zhì)層,并將其作為基板,制作半導(dǎo)體部件。





審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    27465

    瀏覽量

    219533
  • 晶體管
    +關(guān)注

    關(guān)注

    77

    文章

    9702

    瀏覽量

    138410
  • 柵極電壓
    +關(guān)注

    關(guān)注

    0

    文章

    69

    瀏覽量

    12815

原文標(biāo)題:在超純晶圓上堆疊超高純層的外延技術(shù)

文章出處:【微信號:半導(dǎo)體封裝工程師之家,微信公眾號:半導(dǎo)體封裝工程師之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    2019年代工市場中國增長最快 預(yù)計2020年代工IC總產(chǎn)能將增長4%

    據(jù)IC Insights發(fā)布的最新IC市場預(yù)測分析報告數(shù)據(jù)顯示,中國成為2019年代工市場增長最快的主要地區(qū)。 隨著過去十年來中國無晶圓廠IC公司(例如海思半導(dǎo)體)的興起,該國對代工服務(wù)的需求
    的頭像 發(fā)表于 01-13 10:13 ?7328次閱讀

    2013年全球代工產(chǎn)業(yè)營收預(yù)計達(dá)350億美元

    據(jù)IHS iSuppli公司的半導(dǎo)體制造與供應(yīng)市場追蹤報告,今年全球代工產(chǎn)業(yè)的營業(yè)收入預(yù)計達(dá)到350億美元,比2012年的307億美元勁增14%。預(yù)計2016年
    發(fā)表于 04-15 09:29 ?781次閱讀
    2013年全球<b class='flag-5'>純</b><b class='flag-5'>晶</b><b class='flag-5'>圓</b>代工產(chǎn)業(yè)營收預(yù)計達(dá)350億美元

    級多層堆疊技術(shù)及其封裝過程

    隨著 5G 和人工智能等新型基礎(chǔ)設(shè)施建設(shè)的不斷推進(jìn),單純通過縮小工藝尺寸、增加單芯片面積等方式帶來的系統(tǒng)功能和性能提升已難以適應(yīng)未來發(fā)展的需求。級多層堆疊技術(shù)作為能夠突破單層芯片限
    發(fā)表于 09-13 11:13 ?4899次閱讀

    堆疊超高外延技術(shù)

    和高質(zhì)量的晶體管,它們都需要用到外延晶片。在本文中,我們將介紹這種在之上由硅構(gòu)成的超高
    發(fā)表于 06-26 10:05 ?611次閱讀
    在<b class='flag-5'>超</b><b class='flag-5'>純</b><b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>上</b><b class='flag-5'>堆疊</b><b class='flag-5'>超高</b><b class='flag-5'>純</b><b class='flag-5'>層</b>的<b class='flag-5'>外延</b><b class='flag-5'>技術(shù)</b>

    的基本原料是什么?

    ,然后切割成一片一片薄薄的。會聽到幾寸的晶圓廠,如果硅的直徑越大,代表著這座晶圓廠有較好的技術(shù)。另外還有scaling
    發(fā)表于 09-07 10:42

    什么是

    ` 是指硅半導(dǎo)體集成電路制作所用的硅晶片,由于其形狀為圓形,故稱為;在硅晶片可加工制作成各種電路元件結(jié)構(gòu),而成為有特定電性功能之I
    發(fā)表于 12-01 11:40

    世界級專家為你解讀:級三維系統(tǒng)集成技術(shù)

    ,我們將采用穿硅通孔(TSV)用于堆疊器件的互連。該技術(shù)基本工藝為高密度鎢填充穿硅通孔,通孔尺寸從1μm到3μm。用金屬有機(jī)化學(xué)汽相淀積(MOCVD)淀積一
    發(fā)表于 12-02 11:55

    是什么?硅有區(qū)別嗎?

    `什么是硅,硅就是指硅半導(dǎo)體積體電路制作所用的硅晶片。
    發(fā)表于 12-02 14:30

    VLSI與硅材料的關(guān)系論述

    VLSI與硅材料的關(guān)系論述
    發(fā)表于 09-14 15:54 ?7次下載
    VLSI與<b class='flag-5'>超</b><b class='flag-5'>純</b>硅材料的關(guān)系論述

    臺積電發(fā)布堆疊技術(shù) 目標(biāo)是在5NM制造工藝使用

    臺積電目前正在圣克拉拉舉辦第24屆年度技術(shù)研討會,它剛剛發(fā)布了一個可以為顯卡帶來革命性變革的技術(shù)Wafer-on-Wafer (WoW,堆疊
    的頭像 發(fā)表于 05-05 04:24 ?3901次閱讀
    臺積電發(fā)布<b class='flag-5'>堆疊</b><b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>技術(shù)</b> 目標(biāo)是在5NM制造工藝<b class='flag-5'>上</b>使用

    科技再生基地項目落戶合肥 將填補(bǔ)省內(nèi)產(chǎn)業(yè)空白

    10月16日,至科技再生基地項目正式簽約,合肥新站區(qū)集成電路產(chǎn)業(yè)再添生力軍。合肥新站區(qū)招商局局長安冬梅、至科技財務(wù)總監(jiān)陸磊代表雙方簽訂合作協(xié)議。區(qū)黨工委書記、管委會主任路軍,區(qū)
    的頭像 發(fā)表于 10-21 10:29 ?4550次閱讀

    回顧2018年世界集成電路代工狀況

    2018年世界集成電路代工業(yè)務(wù)銷售收入預(yù)計為577.32億美元,同比增長5.32%。其中,中國大陸集成電路
    的頭像 發(fā)表于 01-13 09:49 ?7029次閱讀
    回顧2018年世界集成電路<b class='flag-5'>純</b><b class='flag-5'>晶</b><b class='flag-5'>圓</b>代工狀況

    2020年代工市場可望提高19%

    機(jī)構(gòu)數(shù)據(jù)顯示,在5G智能手機(jī)中對應(yīng)用處理器和其他電信設(shè)備銷售的需求增長的推動下,在去年經(jīng)歷了1%下跌的代工市場可望迎來爆發(fā)性增長,預(yù)計2020年看至19%。
    的頭像 發(fā)表于 09-25 09:28 ?913次閱讀
    2020年<b class='flag-5'>純</b><b class='flag-5'>晶</b><b class='flag-5'>圓</b>代工市場可望提高19%

    級多層堆疊技術(shù)的可靠性管理

    5D 封裝和 3D 封裝是兩種常用的級多層堆疊技術(shù)。2. 5D 封裝是將芯片封裝到 Si 中介
    發(fā)表于 09-22 09:23 ?1528次閱讀

    SiC外延工藝基本介紹

    外延是在的基礎(chǔ),經(jīng)過外延工藝生長出特定單晶薄膜,襯底
    的頭像 發(fā)表于 05-31 09:27 ?7211次閱讀
    SiC<b class='flag-5'>外延</b>工藝基本介紹