咨詢應用工程師：關于直接數(shù)字合成的一切

Eva Murphy 和 Colm Slattery

什么是直接數(shù)字合成？

直接數(shù)字頻率合成 （DDS） 是一種通過生成數(shù)字形式的時變信號，然后執(zhí)行數(shù)模轉(zhuǎn)換來產(chǎn)生模擬波形（通常是正弦波）的方法。由于DDS設備內(nèi)的操作主要是數(shù)字操作，因此它可以在輸出頻率、精細頻率分辨率和寬頻率范圍內(nèi)工作之間提供快速切換。隨著設計和工藝技術的進步，當今的DDS設備非常緊湊，功耗低。

為什么要使用直接數(shù)字合成器（DDS）？難道沒有其他方法可以輕松生成頻率嗎？

準確生成和控制各種頻率和配置文件的波形的能力已成為許多行業(yè)共同的關鍵要求。無論是為通信提供具有良好雜散性能的低相位噪聲可變頻率的敏捷源，還是在工業(yè)或生物醫(yī)學測試設備應用中簡單地產(chǎn)生頻率激勵，便利性、緊湊性和低成本都是重要的設計考慮因素。

設計人員可以享受許多頻率生成的可能性，從基于鎖相環(huán)（PLL）的超高頻合成技術，到數(shù)模轉(zhuǎn)換器（DAC）輸出的動態(tài)編程，以在較低頻率下生成任意波形。但是，DDS技術在解決通信和工業(yè)應用中的頻率（或波形）生成要求方面正在迅速獲得認可，因為單芯片IC器件可以簡單、高分辨率和高精度地生成可編程模擬輸出波形。

此外，工藝技術和設計的不斷改進導致了成本和功耗水平，這在以前是不可想象的低。例如，AD9833是一款基于DDS的可編程波形發(fā)生器（圖1），工作電壓為5.5 V，時鐘頻率為25 MHz，最大功耗為30 mwatt。

圖1.AD9833—單芯片波形發(fā)生器。

使用 DDS 的主要好處是什么？

AD9833等DDS器件通過高速串行外設接口（SPI）進行編程，只需一個外部時鐘即可產(chǎn)生簡單的正弦波。DDS 設備現(xiàn)在可以生成從小于 1 Hz 到 400 MHz 的頻率（基于 1 GHz 時鐘）。DDS器件具有低功耗、低成本和單小型封裝的優(yōu)勢，加上其固有的出色性能和對輸出波形進行數(shù)字編程（和重新編程）的能力，使DDS器件成為極具吸引力的解決方案，比由分立元件聚合組成的不太靈活的解決方案更可取。

使用典型的 DDS 設備可以生成哪種輸出？

DDS器件不限于純正弦輸出。圖2顯示了AD9833提供的方波、三角和正弦輸出。

圖2.DDS 的方波、三角形和正弦輸出。

DDS 設備如何產(chǎn)生正弦波？

以下是DDS器件內(nèi)部電路的細分：其主要組件是相位累加器、相位幅度轉(zhuǎn)換裝置（通常是正弦查找表）和DAC。這些塊如圖 3 所示。

圖3.直接數(shù)字合成器的組件。

DDS在給定頻率下產(chǎn)生正弦波。頻率取決于兩個變量，參考時鐘頻率和編程到頻率寄存器（調(diào)諧字）中的二進制數(shù)。

頻率寄存器中的二進制數(shù)為相位累加器提供主輸入。如果使用正弦查找表，相位累加器將計算查找表的相位（角度）地址，該地址將幅度的數(shù)字值（對應于該相位角的正弦）輸出到DAC。反過來，DAC將該數(shù)字轉(zhuǎn)換為相應的模擬電壓或電流值。為了產(chǎn)生固定頻率的正弦波，每個時鐘周期都會向相位累加器添加一個常量值（相位增量，由二進制數(shù)確定）。如果相位增量很大，相位累加器將快速步進正弦查找表，從而產(chǎn)生高頻正弦波。如果相位增量很小，相位累加器將采取更多步驟，從而產(chǎn)生較慢的波形。

完整的DDS是什么意思？

將數(shù)模轉(zhuǎn)換器和DDS集成到單個芯片上通常稱為完整的DDS解決方案，這是ADI公司所有DDS器件的共同特性。

讓我們再談談相位累加器。它是如何工作的？

連續(xù)時間正弦信號具有0至2π的重復角相位范圍。數(shù)字化實施也不例外。計數(shù)器的進位功能允許相位累加器在DDS實現(xiàn)中充當相位輪。

要理解這一基本功能，請將正弦波振蕩可視化為圍繞相圓旋轉(zhuǎn)的矢量（見圖4）。相輪上的每個指定點對應于正弦波周期上的等效點。當矢量繞輪旋轉(zhuǎn)時，可視化角度的正弦產(chǎn)生相應的輸出正弦波。矢量以恒定速度繞相輪旋轉(zhuǎn)一圈，產(chǎn)生輸出正弦波的一個完整周期。相位累加器提供等間距的角度值，伴隨著矢量圍繞相位輪的線性旋轉(zhuǎn)。相位累加器的內(nèi)容對應于輸出正弦波周期上的點。

圖4.數(shù)字相位輪。

相位累加器實際上是一個模M計數(shù)器，每次接收到時鐘脈沖時都會增加其存儲的數(shù)量。增量的大小由二進制編碼輸入字 （M） 確定。這個詞構成了參考時鐘更新之間的相位步長;它有效地設置了在相位輪周圍跳過的點數(shù)。跳躍尺寸越大，相位累加器溢出并完成相當于正弦波周期的速度就越快。輪中包含的離散相位點的數(shù)量由相位累加器的分辨率（n）決定，這決定了DDS的調(diào)諧分辨率。對于 n = 28 位相位累加器，M 值 0000...0001 將導致相位累加器在 2 后溢出28參考時鐘周期（增量）。如果將M值更改為0111...1111，則相位累加器僅在2個參考時鐘周期（奈奎斯特要求的最小值）后溢出。這種關系可以在 DDS 架構的基本調(diào)優(yōu)公式中找到：

其中：

fOUT = DDS 的輸出頻率

M = 二進制調(diào)諧字

fC = 內(nèi)部參考時鐘頻率（系統(tǒng)時鐘）

n = 相位累加器的長度，以位為單位

M值的變化會導致輸出頻率的即時和相位連續(xù)變化。不會像鎖相環(huán)那樣產(chǎn)生環(huán)路建立時間。

隨著輸出頻率的增加，每個周期的采樣數(shù)減少。由于采樣理論規(guī)定每個周期至少需要兩個樣本來重建輸出波形，因此DDS的最大基波輸出頻率為fC/2.然而，對于實際應用，輸出頻率被限制在略低于該頻率，從而提高了重建波形的質(zhì)量并允許對輸出進行濾波。

當產(chǎn)生恒定頻率時，相位累加器的輸出呈線性增加，因此它產(chǎn)生的模擬波形本質(zhì)上是一個斜坡。

那么線性輸出是如何轉(zhuǎn)化為正弦波的呢？

相位幅度查找表用于將相位累加器的瞬時輸出值（AD28為9833位）——截斷消除了不需要的不太重要的位）轉(zhuǎn)換為提供給（10位）數(shù)模轉(zhuǎn)換器的正弦波幅度信息。DDS架構利用正弦波的對稱特性，并利用映射邏輯從相位累加器的四分之一周期數(shù)據(jù)中合成完整的正弦波。相位幅度查找表通過向前讀取然后通過查找表返回來生成剩余數(shù)據(jù)。如圖 5 所示。

圖5.信號流經(jīng) DDS 架構。

DDS的流行用途是什么？

目前使用基于DDS的波形生成的應用分為兩大類： 需要具有出色相位噪聲和低雜散性能的敏捷（即立即響應）頻率源的通信系統(tǒng)設計人員通常選擇DDS，因為它結合了頻譜性能和頻率調(diào)諧分辨率。此類應用包括使用 DDS 進行調(diào)制、作為 PLL 的參考以增強整體頻率可調(diào)性、用作本振 （LO） 甚至用于直接 RF 傳輸。

或者，許多工業(yè)和生物醫(yī)學應用使用DDS作為可編程波形發(fā)生器。由于DDS是數(shù)字可編程的，因此可以輕松調(diào)整波形的相位和頻率，而無需更改使用傳統(tǒng)模擬編程波形發(fā)生器時通常需要更改的外部組件。DDS允許實時簡單調(diào)整頻率，以定位諧振頻率或補償溫度漂移。此類應用包括在可調(diào)頻率源中使用DDS來測量阻抗（例如在基于阻抗的傳感器中），生成用于微致動的脈沖波調(diào)制信號，或檢查LAN或電話電纜中的衰減。

您認為DDS對實際設備和系統(tǒng)設計人員的主要優(yōu)勢是什么？

如今，具有成本競爭力、高性能、功能集成的DDS IC在通信系統(tǒng)和傳感器應用中變得越來越普遍。使它們對設計工程師具有吸引力的優(yōu)勢包括：

數(shù)字控制微赫茲頻率調(diào)諧和亞度相位調(diào)諧能力，

調(diào)諧輸出頻率（或相位）時跳頻速度極快;相位連續(xù)跳頻，無過沖/下沖或模擬相關環(huán)路建立時間異常，

DDS的數(shù)字架構消除了與模擬頻率合成器解決方案中的組件老化和溫度漂移相關的手動調(diào)諧和調(diào)整的需要，并且

DDS架構的數(shù)字控制接口有助于在處理器控制下以高分辨率遠程控制和優(yōu)化系統(tǒng)。

如何使用 DDS 設備進行 FSK 編碼？

二進制頻移鍵控（通常簡稱為 FSK）是最簡單的數(shù)據(jù)編碼形式之一。通過將連續(xù)載波的頻率移動到兩個離散頻率之一（因此是二進制）來傳輸數(shù)據(jù)。一個頻率，f1，（也許更高）被指定為標記頻率（二進制一個），另一個，f0，作為空間頻率（二進制零）。圖6顯示了標記空間數(shù)據(jù)和傳輸信號之間關系的示例。

圖6.FSK 調(diào)制。

這種編碼方案可以使用DDS輕松實現(xiàn)。將代表輸出頻率的DDS頻率調(diào)諧字設置為適當?shù)闹狄援a(chǎn)生f0和 f1因為它們以要傳輸?shù)?0 和 1 的模式出現(xiàn)。用戶在傳輸之前將所需的兩個調(diào)諧字編程到設備中。AD9834提供兩個頻率寄存器，便于FSK編碼。器件上的專用引腳 （FSELECT） 接受調(diào)制信號并選擇適當?shù)恼{(diào)諧字（或頻率寄存器）。圖 7 中的框圖演示了 FSK 編碼的簡單實現(xiàn)。

圖7.基于 DDS 的 FSK 編碼器。

那么 PSK 編碼呢？

相移鍵控（PSK）是另一種簡單的數(shù)據(jù)編碼形式。在PSK中，載波的頻率保持恒定，并且傳輸信號的相位變化以傳達信息。

在完成PSK的方案中，最簡單的二進制PSK（BPSK）僅使用兩個信號相位：0度和180度。BPSK 對邏輯 0 輸入編碼 1° 相移，對邏輯 180 輸入編碼 0° 相移。每個位的狀態(tài)根據(jù)前一個位的狀態(tài)確定。如果波的相位沒有改變，則信號狀態(tài)保持不變（低或高）。如果波的相位反轉(zhuǎn)（變化 180 度），則信號狀態(tài)發(fā)生變化（從低到高，或從高到低）。

PSK 編碼可通過 DDS IC 輕松實現(xiàn)。大多數(shù)器件都有一個單獨的輸入寄存器（相位寄存器），可以加載相位值。該值直接添加到載波的相位中，而不改變其頻率。更改該寄存器的內(nèi)容會調(diào)制載波的相位，從而產(chǎn)生PSK輸出信號。對于需要高速調(diào)制的應用，AD9834允許使用專用切換輸入引腳（PSELECT）選擇預加載相位寄存器，該引腳在寄存器之間交替，并根據(jù)需要調(diào)制載波。

更復雜的PSK形式采用四波或八波相位。這允許二進制數(shù)據(jù)以比BPSK調(diào)制更快的每次相變速率傳輸。在四相調(diào)制（正交PSK或QPSK）中，可能的相位角為0、+90、–90和180度;每個相移可以代表兩個信號元素。AD9830、AD9831、AD9832和AD9835提供四相寄存器，可通過不斷更新寄存器的不同相位偏移來實現(xiàn)復雜的相位調(diào)制方案。

是否可以同步多個DDS設備以實現(xiàn)I-Q功能？

可以使用兩個在同一個主時鐘上運行的單個DDS器件來輸出兩個信號，然后可以直接控制其相位關系。在圖8中，兩個AD9834使用一個參考時鐘進行編程，使用相同的復位引腳來更新兩個器件。使用這種設置，可以進行I-Q調(diào)制。

圖8.同步模式下的多個DDS IC。

必須在上電后和將任何數(shù)據(jù)傳輸?shù)?DDS 之前置位復位。這會將 DDS 輸出設置為已知相位，該相位用作允許同步多個 DDS 設備的通用參考點。當新數(shù)據(jù)同時發(fā)送到多個DDS單元時，可以保持相干相位關系，并且可以通過相位偏移寄存器預測它們的相對相位偏移。AD9833和AD9834具有12位相位分辨率，有效分辨率為0.1度。[有關同步多個DDS單元的更多詳細信息，請參見應用筆記AN-605。]

基于 DDS 的系統(tǒng)的關鍵性能規(guī)格是什么？

相位噪聲、抖動和無雜散動態(tài)范圍 （SFDR）。

相位噪聲是振蕩器短期頻率不穩(wěn)定性的量度（dBc/Hz）。它被測量為在振蕩器工作頻率的兩個或多個頻率位移下的頻率變化（使用1 Hz帶寬，低于振蕩器工作頻率的幅度的分貝）引起的單邊帶噪聲。這種測量在模擬通信行業(yè)具有特殊的應用。

DDS 器件是否具有良好的相位噪聲？

采樣系統(tǒng)中的噪聲取決于許多因素。參考時鐘抖動可視為DDS系統(tǒng)中基波信號的相位噪聲;相位截斷可能會在系統(tǒng)中引入錯誤級別，具體取決于所選的代碼字。對于可以用截斷的二進制編碼字精確表示的比率，不存在截斷錯誤。對于需要比可用位數(shù)更多的比率，由此產(chǎn)生的相位噪聲截斷誤差會導致頻譜圖中出現(xiàn)雜散。它們的幅度和分布取決于所選的代碼字。DAC也會增加系統(tǒng)中的噪聲。DAC量化或線性誤差將導致噪聲和諧波。圖9顯示了典型DDS器件（在本例中為AD9834）的相位噪聲圖。

圖9.AD9834的典型輸出相位噪聲圖。輸出頻率為2 MHz，M時鐘為50 MHz。

抖動呢？

抖動是數(shù)字信號邊沿與其長期平均位置的動態(tài)位移，以均方根度為單位。一個完美的振蕩器將有上升沿和下降沿發(fā)生在精確的規(guī)則時刻，并且永遠不會改變。當然，這是不可能的，因為即使是最好的振蕩器也是由具有噪聲源和其他缺陷的真實組件構成的。高質(zhì)量、低相位噪聲晶體振蕩器的抖動將小于35皮秒（ps）的周期抖動，累積在數(shù)百萬個時鐘邊沿上

振蕩器中的抖動是由熱噪聲、振蕩器電子器件的不穩(wěn)定性、通過電源軌、接地甚至輸出連接的外部干擾引起的。其他影響包括外部磁場或電場，例如來自附近發(fā)射器的RF干擾，這可能會導致抖動，影響振蕩器的輸出。即使是簡單的放大器、逆變器或緩沖器也會給信號帶來抖動。

因此，DDS設備的輸出會增加一定量的抖動。由于每個時鐘都已經(jīng)具有固有的抖動水平，因此選擇具有低抖動的振蕩器至關重要。降低高頻時鐘的頻率是減少抖動的一種方法。使用頻分時，在較長時間內(nèi)發(fā)生相同數(shù)量的抖動，從而降低其系統(tǒng)時間的百分比。

一般來說，為了減少基本的抖動源并避免引入額外的源，應使用穩(wěn)定的參考時鐘，避免使用緩慢轉(zhuǎn)換的信號和電路，并使用最高可行參考頻率以允許增加過采樣。

無雜散動態(tài)范圍 （SFDR） 是指頻譜中基波信號的最高電平與任何雜散信號（包括混疊和諧波相關頻率分量）的最高電平之間的比率（以分貝為單位）。為了獲得最佳的SFDR，必須從高質(zhì)量的振蕩器開始。

圖 10.具有9834 MHz主時鐘和（a）的AD50的輸出f外 = 16.667兆赫（即MCLK/3）;（二）f外 = 4.8 兆赫。

SFDR是與其他通信信道和應用共享頻譜的應用的重要規(guī)范。如果發(fā)射器的輸出將雜散信號發(fā)送到其他頻段，它們可能會損壞或中斷相鄰信號。

采用9834 MHz主時鐘的AD10（50位DDS）的典型輸出圖如圖10所示。在（a）中，輸出頻率正好是主時鐘頻率（MCLK）的1/3。由于明智地選擇頻率，25 MHz窗口中沒有諧波頻率，混疊最小化，雜散行為看起來非常好，所有雜散至少低于信號80 dB（SFDR = 80 dB）。（b）中的較低頻率設置有更多的點來塑造波形（但對于真正干凈的波形來說還不夠），并提供更逼真的圖像;在二次諧波頻率處，最大的雜散比信號低約50 dB（SFDR = 50 dB）。

您是否有可以更輕松地編程和預測 DDS 性能的工具？

在線交互式設計工具是選擇調(diào)諧字的助手，給定參考時鐘和所需的輸出頻率和/或相位。選擇所需的頻率，并在施加外部重建濾波器后顯示理想化的輸出諧波。示例如圖 11 所示。還提供了主要圖像和諧波的表格數(shù)據(jù)。

圖 11.交互式設計工具提供的屏幕演示。典型設備輸出的 sinx/x 表示形式。

這些工具將如何幫助我對 DDS 進行編程？

所需要的只是所需的頻率輸出和系統(tǒng)的參考時鐘頻率。設計工具將輸出對零件進行編程所需的完整編程序列。在圖12的示例中，MCLK設置為25 MHz，所需輸出頻率設置為10 MHz。按下更新按鈕后，用于對器件進行編程的完整編程序列將包含在初始化序列寄存器中。

圖 12.編程序列的典型顯示。

如何評估你們的 DDS 設備？

所有 DDS 器件均提供可供購買的評估板。它們配有專用軟件，允許用戶在收到電路板后的幾分鐘內(nèi)輕松測試/評估器件。每個評估板隨附的技術說明包含原理圖信息，并顯示推薦的最佳電路板設計和布局實踐。

審核編輯：郭婷