信號(hào)完整性之反射(七)

14 傳輸線拐角對(duì)信號(hào)的影響

高速信號(hào)沿著傳輸線傳播時(shí)，如果傳輸線中出現(xiàn)90度的拐角，此處就會(huì)有阻抗突變發(fā)生，導(dǎo)致信號(hào)反射及失真。將90度拐角改為45度拐角，可以降低阻抗突變的影響。而使用線寬固定的弧形拐角，效果會(huì)更好。

為什么90度的拐角，會(huì)影響阻抗突變，進(jìn)而導(dǎo)致信號(hào)反射和失真呢？這是因?yàn)橹苯菑澢幍念~外線寬帶來了阻抗變化。如下圖左邊是直角走線，右邊是45度拐角走線。右邊走線比左邊走線少了一塊（黑色缺角部分）。在實(shí)際PCB上，綠色是銅層，左邊走線比右邊走線多了一些銅層，走線寬度變寬了。它就像一個(gè)容性突變。

不過這個(gè)突變對(duì)于信號(hào)影響比較有限。在上一篇文章中，我們提到芯片內(nèi)部管腳處的寄生電容大約在1pf左右。和芯片管腳寄生電容相比，這種直角走線帶來的容性阻抗更小。例如一條寬度是1.65mm的傳輸線，它的直角走線造成的容性阻抗大約在100fF（0.1pf）量級(jí)。計(jì)算過程如下：

如上圖左邊紅色框是一個(gè)寬度為W的正方形銅面，左邊紅色框中的銅面積（綠色）要比右邊紅色框中的銅面積多一些，這多出的部分就是容性阻抗變化的部分。我們?nèi)O端一點(diǎn)的值，假設(shè)左邊銅面積比右邊銅面積多一半。

設(shè)左邊正方形銅面的電容為Cs，則多出的電容Cc為

Cc=0.5xCs

之前的文章《信號(hào)完整性之關(guān)于電容的知識(shí)》提到單位長度電容為CL

因此Cc=0.5xCLxW

在另一篇文章《信號(hào)完整性之傳輸線二》中提到單位長度電容CL和傳輸線阻抗Z0之間的關(guān)系是

取ξr=4（常見FR4板材的這個(gè)參數(shù)大約在3.8~4.5之間），Z0=50R

Cc=0.5 x0.065 x2 x（83/50）=0.107pf=107fF。即一條1.65mm寬的傳輸線，直角走線比45度角走線多出107fF的寄生電容。

通常6層或者8層PCB設(shè)計(jì)中，DDR走線寬度大約在0.1mm，因此由它的直角走線帶來的容性阻抗差值會(huì)更小。

除了這一點(diǎn)點(diǎn)容性阻抗的影響，不建議直角走線的另一個(gè)原因是拐角尖端處 的電場(chǎng)很高，它是由傳輸線外邊緣的尖銳程度（直角）引起的。很高的直流電場(chǎng)會(huì)使拐角處的細(xì)絲變長，并且?guī)黹L久的可靠性問題。

總之，從信號(hào)完整性的角度看，之前提到的PCB疊層設(shè)計(jì)、傳輸線寬度變化、信號(hào)換層、返回路徑間隙、源端和負(fù)載端的布局拓?fù)?、距離等因素都比拐角走線重要的多。

15 感性突變對(duì)信號(hào)的影響

傳輸線上除了容性阻抗，也有感性阻抗存在。例如傳輸線上串聯(lián)電阻的寄生電感、各種接插件的寄生電感、返回路徑上的間隙等，都會(huì)帶來感性阻抗。感性阻抗存在于信號(hào)路徑，也會(huì)存在于返回路徑。雖然信號(hào)路徑和返回路徑之間有局部互感存在，但是更多影響信號(hào)質(zhì)量的還是這些存在于信號(hào)路徑、返回路徑的局部自感。

（一）串聯(lián)寄生電感值對(duì)信號(hào)的影響

對(duì)于高速信號(hào)中快速上升的信號(hào)邊沿，串聯(lián)回路電感最初就像一個(gè)高阻抗元件，會(huì)產(chǎn)生返回源端的正反射，同時(shí)在負(fù)載端信號(hào)產(chǎn)生過沖。（結(jié)合上一篇的容性負(fù)載仿真波形，和本篇的感性負(fù)載仿真波形，可以看到容性負(fù)載帶來負(fù)反射電壓、感性負(fù)載帶來正反射電壓）。如下是一個(gè)仿真電路，L1分別取值為0nH、1nH、5nH和10nH。

仿真結(jié)果如下：感性負(fù)載在負(fù)載終端帶來過沖，電感值越大過沖越明顯。

（二）串聯(lián)寄生電感最大值和信號(hào)上升時(shí)間的約束關(guān)系

這些電感是串聯(lián)在傳輸線上，換句話說它是和Z0串聯(lián)在一起，組成傳輸線。通常我們要求傳輸線阻抗的最大偏差是Z0±10%。讓我們以此來算算看，按照這個(gè)阻抗偏差要求，能得到什么？

電感屬于通直流隔交流的元件。高速信號(hào)的上升沿和下降沿，對(duì)于電感而言算是交流。高速信號(hào)的高電平和低電平，對(duì)于電感而言算是直流。下面是電感阻抗的公式：dI是高速信號(hào)上升沿電流，dt是高速信號(hào)上升沿時(shí)間.

為了確保電感阻抗小于傳輸線阻抗的10%，可以允許的最大電感值是：

例如傳輸線阻抗為50R，線上傳輸?shù)母咚傩盘?hào)上升時(shí)間為1ns，則可以允許的最大串聯(lián)電感值為：Lmax=0.1x50x1ns=5nH。

我們仿真電路中的信號(hào)源上升時(shí)間是Tr=0.195ns，則理論上可以接受的：傳輸線上串入的最大寄生電感是Lmax≈1nH。針對(duì)上圖仿真電路，分別取值L1為0nH、0.5nH、1nH、2nH。仿真結(jié)果如下：可以看出在L1為1nH時(shí)，波形開始有一點(diǎn)過沖了。在2nH時(shí)已經(jīng)比較明顯了。

高速信號(hào)設(shè)計(jì)中，傳輸線上常見串接的是電阻或者連接器。來看看它們的寄生電感有多大。

針對(duì)SMT電阻，查了Yageo和Rohm的電阻參數(shù)，沒有找到關(guān)于寄生電感的描述。只是在一本書中看到SMT電阻的串聯(lián)回路電感大約在2nH左右。早期的DDR2還可以看到在地址線上串聯(lián)源端電阻。后來的DDR3和DDR4就看不到源端串聯(lián)電阻了。這可能是一個(gè)原因。

針對(duì)連接器，找了羅森博格、安費(fèi)諾連接器的規(guī)格書，其中都沒有提到寄生電感的參數(shù)。只是給出了可以支持的高速信號(hào)傳輸最大頻率。如下是羅森博格一款連接器規(guī)格書中關(guān)于電氣參數(shù)的描述。順帶說一句，它是一組差分信號(hào)連接器，因此阻抗是100R。