0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

一個高效的現(xiàn)代EDA仿真驗證流程

芯片驗證工程師 ? 來源:芯片驗證工程師 ? 作者:芯片驗證工程師 ? 2023-04-13 09:27 ? 次閱讀

下圖是一個典型的EDA仿真驗證環(huán)境,其中主要的組件就是激勵生成、檢查覆蓋率收集。

這三者缺一不可。

efdcf512-d97b-11ed-bfe3-dac502259ad0.png

激勵生成是我們驗證環(huán)境的第一個關(guān)鍵組件,用于驅(qū)動DUT到一個預(yù)期的狀態(tài)。

在DUT正在處理激勵以及完成激勵處理之后我們需要實時的或者離線的checker機制來確保芯片按照預(yù)期行為工作。

覆蓋率是最終的量化機制、也可以理解為激勵的反饋機制。我們不斷地激勵著DUT,同時也在進行檢查,整個過程中通過覆蓋率的量化來反饋驗證工程師有沒有驗證完成?哪里還需要繼續(xù)驗證?

下圖是覆蓋率反饋到激勵,以及表明驗證是否完成的一個流程。在這個流程中,我們不斷地根據(jù)覆蓋率調(diào)整激勵發(fā)送的隨機機制,直到只剩幾個邊界場景很難覆蓋到,我們再構(gòu)造定向用例。

f00588b0-d97b-11ed-bfe3-dac502259ad0.png

這是一個比較高效的現(xiàn)代EDA仿真驗證流程,整個流程中激勵生成、檢查機制和覆蓋率量化都需要保證完備性。

完備的激勵+完備的檢查機制+完備的覆蓋率量化才能夠獲得有信心的驗證結(jié)果,缺一不可。另外,這三者中的任何一個做到絕對的完備就是非常難的。

如果覆蓋率完備了,也可以保證激勵的完備。如果發(fā)現(xiàn)用例構(gòu)造過程非常困難,大概率是驗證環(huán)境架構(gòu)的不合理。要么趨向于定向用例,你需要維護非常多的sequence,經(jīng)常一個需求會讓你改動多個sequence;要么趨向完全隨機,可控性比較差。這兩個情況都降低驗證效率。

checker是必須要保證完備的,否則就算你激勵覆蓋到了某個場景,你也識別不出來問題。驗證的重點是發(fā)現(xiàn)所有的bug,然后才是盡可能地保證激勵完備性。如果非要分個優(yōu)先級,個人覺得checker的完備要高于激勵的完備。因為如果你遺漏了某個bug,更上層的驗證環(huán)境也許可以通過集成你的checker來發(fā)現(xiàn)問題。

覆蓋率也非常重要。否則就是在黑暗中胡亂開槍射擊,你不知道去過哪里,也就不知道后面要往哪里去了

保證激勵、檢查和覆蓋率的完備,全部都是難點。



審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • eda
    eda
    +關(guān)注

    關(guān)注

    71

    文章

    2759

    瀏覽量

    173283
  • EDA仿真技術(shù)
    +關(guān)注

    關(guān)注

    0

    文章

    5

    瀏覽量

    5426
  • DUT
    DUT
    +關(guān)注

    關(guān)注

    0

    文章

    189

    瀏覽量

    12386

原文標(biāo)題:驗證環(huán)境中的激勵、檢查和覆蓋率

文章出處:【微信號:芯片驗證工程師,微信公眾號:芯片驗證工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    Verilog 電路仿真常見問題 Verilog 在芯片設(shè)計中的應(yīng)用

    現(xiàn)代電子設(shè)計自動化(EDA)領(lǐng)域,Verilog作為種硬件描述語言,已經(jīng)成為數(shù)字電路設(shè)計和驗證的標(biāo)準(zhǔn)工具。它允許設(shè)計師以高級抽象的方式定義電路的行為和結(jié)構(gòu),從而簡化了從概念到硅片的
    的頭像 發(fā)表于 12-17 09:53 ?215次閱讀

    芯華章發(fā)布FPGA驗證系統(tǒng)新品HuaProP3

    ,也是其在數(shù)字驗證EDA流程工具鏈研發(fā)領(lǐng)域的又重要里程碑。 自2020年成立以來,芯華章始終專注于數(shù)字驗證
    的頭像 發(fā)表于 12-13 11:12 ?348次閱讀

    EDA與傳統(tǒng)設(shè)計方法的區(qū)別

    EDA工具通過軟件自動化大部分設(shè)計流程,包括電路設(shè)計、仿真、驗證和布局布線等。這種自動化不僅提高了設(shè)計效率,還減少了人為錯誤的可能性。 傳統(tǒng)方法: 傳統(tǒng)設(shè)計方法依賴于手工繪圖和計算
    的頭像 發(fā)表于 11-08 13:47 ?340次閱讀

    芯華章生態(tài)戰(zhàn)略亮相DAC,發(fā)布全流程敏捷驗證管理器FusionFlex,并聯(lián)合華大九天推出數(shù)?;旌?b class='flag-5'>仿真解決方案

    6月24日,在一年一度的全球電子設(shè)計自動化盛會DAC 2024 上,國內(nèi)領(lǐng)先的系統(tǒng)級驗證EDA解決方案提供商芯華章攜手國內(nèi)EDA龍頭企業(yè)華大九天,共同展示了雙方在數(shù)?;旌?/div>
    發(fā)表于 06-26 10:38 ?224次閱讀
    芯華章生態(tài)戰(zhàn)略亮相DAC,發(fā)布全<b class='flag-5'>流程</b>敏捷<b class='flag-5'>驗證</b>管理器FusionFlex,并聯(lián)合華大九天推出數(shù)?;旌?b class='flag-5'>仿真</b>解決方案

    芯華章推出EDA流程敏捷驗證管理器昭睿FusionFlex

    6月24日,在一年一度的全球電子設(shè)計自動化盛會DAC 2024 上,國內(nèi)領(lǐng)先的系統(tǒng)級驗證EDA解決方案提供商芯華章攜手國內(nèi)EDA龍頭企業(yè)華大九天,共同展示了雙方在數(shù)?;旌?/div>
    的頭像 發(fā)表于 06-26 09:46 ?602次閱讀
    芯華章推出<b class='flag-5'>EDA</b>全<b class='flag-5'>流程</b>敏捷<b class='flag-5'>驗證</b>管理器昭睿FusionFlex

    大規(guī)模 SoC 原型驗證面臨哪些技術(shù)挑戰(zhàn)?

    引言隨著電子設(shè)計自動化(EDA驗證工具的重要性日益增加,開發(fā)者們開始尋求減少流片成本和縮短開發(fā)周期的方法。其中,使用可編程邏輯芯片(FPGA)來構(gòu)建有效的驗證流程成為
    的頭像 發(fā)表于 06-06 08:23 ?1165次閱讀
    大規(guī)模 SoC 原型<b class='flag-5'>驗證</b>面臨哪些技術(shù)挑戰(zhàn)?

    是德科技聯(lián)合新思科技、Ansys推出了全新的集成射頻設(shè)計遷移流程

    新設(shè)計流程在新思科技的定制化設(shè)計系列、是德科技電磁仿真平臺以及 Ansys 器件合成軟件的基礎(chǔ)之上,提供了高效、集成的射頻電路再設(shè)計解決
    的頭像 發(fā)表于 05-10 16:33 ?538次閱讀

    亞科鴻禹推出更大規(guī)模驗證容量的融合硬件仿真加速器HyperSemu2.0

    國產(chǎn)數(shù)字前端仿真驗證EDA工具領(lǐng)域的佼佼者——無錫亞科鴻禹電子有限公司,近日驕傲地宣布其全新力作——HyperSemu2.0融合硬件仿真加速器的正式發(fā)布。這款新產(chǎn)品經(jīng)過
    的頭像 發(fā)表于 05-09 15:22 ?703次閱讀

    芯片測試和芯片驗證的區(qū)別

    這是芯片在設(shè)計過程中的環(huán)節(jié),主要通過EDA(電子設(shè)計自動化)工具進行仿真檢驗。它的主要目的是在芯片生產(chǎn)之前,驗證芯片設(shè)計是否符合預(yù)定的需
    的頭像 發(fā)表于 05-08 16:52 ?2135次閱讀

    電路仿真軟件如何使用 電路仿真軟件操作流程

    電路仿真軟件是種用于設(shè)計、測試和驗證電路的工具,它可以模擬實際電路的行為和性能。本文將詳細(xì)介紹電路仿真軟件的使用流程,包括軟件的安裝、電路
    的頭像 發(fā)表于 05-04 10:39 ?2622次閱讀

    為昕原理圖設(shè)計EDA軟件(Jupiter)試用

    為昕原理圖設(shè)計EDA軟件(Jupiter)是款符合中國國情的原理圖設(shè)計軟件,聚焦核心功能,覆蓋原理圖設(shè)計全流程,功能設(shè)計更智能化,界面操作更人性化,讓硬件工程師使用得更愉悅、順暢。為昕科技旨在通過
    發(fā)表于 04-12 14:30

    fpga原型驗證流程

    FPGA原型驗證流程是確保FPGA(現(xiàn)場可編程門陣列)設(shè)計正確性和功能性的關(guān)鍵步驟。它涵蓋了從設(shè)計實現(xiàn)到功能驗證的整個過程,是FPGA開發(fā)流程中不可或缺的
    的頭像 發(fā)表于 03-15 15:05 ?1584次閱讀

    珠海南方集成電路設(shè)計服務(wù)中心引進芯華章全流程驗證工具

    為更好地推動EDA工具國產(chǎn)化,加快構(gòu)建產(chǎn)業(yè)生態(tài)體系,3月13日,芯華章科技宣布與珠海南方集成電路設(shè)計服務(wù)中心(珠海ICC)達成戰(zhàn)略合作,后者將引進芯華章智V驗證平臺及數(shù)字驗證流程工具
    的頭像 發(fā)表于 03-13 10:01 ?541次閱讀

    calibre后仿真參數(shù)提取

    Calibre是種先進的電子設(shè)計自動化(EDA)工具,用于電子電路的設(shè)計和仿真。它為工程師提供了強大的平臺,可以進行多個級別的
    的頭像 發(fā)表于 01-04 17:24 ?1285次閱讀

    數(shù)字電路設(shè)計有哪些仿真驗證流程

    數(shù)字電路設(shè)計的仿真驗證流程是確保設(shè)計能夠正確運行的重要步驟之。在現(xiàn)代電子設(shè)備中,數(shù)字電路被廣泛應(yīng)用于各種應(yīng)用領(lǐng)域,如計算機、通信設(shè)備、汽車
    的頭像 發(fā)表于 01-02 17:00 ?1700次閱讀