DS75 2-Wire通信SDA保持時間澄清

DS75的2線制時序規(guī)格不同于I2C。本申請說明詳細(xì)說明了差異。SDA不是由DS75內(nèi)部持有的。總線主控器的責(zé)任是保持SDA直到SCL的下降沿完成。

介紹

本應(yīng)用說明詳細(xì)說明了DS75通信時序與I2C規(guī)范之間的差異。在I2C下，SCL和SDA線被允許同時轉(zhuǎn)換，因為SDA被從設(shè)備內(nèi)部延遲至少300ns。DS75相對于SCL不延遲SDA信號，因此總線主控器必須將SDA保持在適當(dāng)?shù)倪壿嫚顟B(tài)，直到SCL完全轉(zhuǎn)換到邏輯低，以防止START或STOP操作的錯誤生成。。

適當(dāng)?shù)臅r機

DS75的SDA線路相對于SCL沒有內(nèi)部延遲。由于這個原因，SDA邏輯電平必須保持在DS75外部，直到SCL在寫入數(shù)據(jù)時轉(zhuǎn)換到邏輯低；否則可以替代地識別開始或停止條件。在2線總線上寫入邏輯“1”時，在SDA轉(zhuǎn)換到低于保證邏輯高閾值VIH（0.7 x VDD最小值）之前，SCL必須達(dá)到保證邏輯低閾值VIL（0.3 x VDD最大值）。當(dāng)寫入邏輯“0”時，SCL必須在SDA轉(zhuǎn)換到VIL之上之前達(dá)到VIL。生成START條件時，SDA必須在SCL轉(zhuǎn)換到VIH以下之前達(dá)到VIL。生成STOP條件時，SDA必須在SCL轉(zhuǎn)換到VIH以下之前達(dá)到VIH。VIL和VIH水平都在每個設(shè)備上進(jìn)行了生產(chǎn)測試。這保證了在包括器件制造公差在內(nèi)的整個電壓和溫度范圍內(nèi)使用該定時的正確操作。

圖1.

圖2.

總結(jié)

DS75時序和I2C規(guī)格之間存在差異。相對于SCL，DS75不會在內(nèi)部延遲SDA。因此，系統(tǒng)主機需要在SCL的下降沿期間保持SDA，以防止邏輯“1”被解釋為START條件，以及邏輯“0”被解釋為由STOP條件。