0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

插值法幀同步解析

杜勇FPGA ? 來源:杜勇FPGA ? 2023-03-06 15:40 ? 次閱讀

1 運(yùn)行平臺

硬件:CRD500數(shù)字信號處理板

系統(tǒng):win7/64;win7/32;win10/64

軟件:Quartus/ModelSimSE/Verilog/Matlab

2 主要功能及性能指標(biāo)

3.2.1主要功能

1)產(chǎn)生基帶原始數(shù)據(jù)

2)幀同步信號提取

3.2.2主要性能指標(biāo)

1) 發(fā)送端

系統(tǒng)時(shí)鐘:50MHz

基帶數(shù)據(jù)碼率:195.3125kbps

數(shù)據(jù)內(nèi)容:幀長16位,幀同步字長7位,同步字為1011000

2) 接收端

系統(tǒng)時(shí)鐘:發(fā)送端送來的數(shù)據(jù)時(shí)或信號,195.3125kbps

同步方式:具有搜索、校驗(yàn)、同步三種狀態(tài):幀長、幀同步字、搜索容錯(cuò)位數(shù)、校核容錯(cuò)位數(shù)、同步容錯(cuò)位數(shù)可通過修改程序參數(shù)快速設(shè)置。

3 程序結(jié)構(gòu)框圖說明

4a4e9722-bbd5-11ed-bfe3-dac502259ad0.png

幀同步電路系統(tǒng)主要由基帶數(shù)據(jù)生成模塊(pcm.v)、幀同步模塊(FrameSync.v)模塊組成。






審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴

原文標(biāo)題:插值法幀同步(Quartus/Verilog/CRD500)

文章出處:【微信號:杜勇FPGA,微信公眾號:杜勇FPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    基于FPGA的同步系統(tǒng)設(shè)計(jì)方案

    本文介紹了集中式插入同步系統(tǒng)的原理,分析了同步系統(tǒng)的工作流程。采用模塊化的設(shè)計(jì)思想,利用VHDL設(shè)計(jì)了
    發(fā)表于 11-11 13:36 ?4913次閱讀
    基于FPGA的<b class='flag-5'>幀</b><b class='flag-5'>同步</b>系統(tǒng)設(shè)計(jì)方案

    什么是線性插值?一維線性插值和雙線性插值在BMS開發(fā)中的應(yīng)用

    線性插值(linear interpolation),是指使用連接兩個(gè)已知量的直線來確定在這兩個(gè)已知量之間的一個(gè)未知量的的方法。
    的頭像 發(fā)表于 12-24 10:44 ?1w次閱讀
    什么是線性<b class='flag-5'>插值</b>?一維線性<b class='flag-5'>插值</b>和雙線性<b class='flag-5'>插值</b>在BMS開發(fā)中的應(yīng)用

    如何用MATLAB拉格朗日作圖

    如何用MATLAB拉格朗日作圖
    發(fā)表于 11-03 16:27

    matlab三維求助

    {:23:}x,y,z為三組向量,散點(diǎn)圖為一個(gè)半球型,怎么用把它擬合成一個(gè)曲面,求助?。?!
    發(fā)表于 06-09 12:27

    FPGA設(shè)計(jì)中同步系統(tǒng)的實(shí)現(xiàn)

    本身之間彼此不同的特性實(shí)現(xiàn)同步。這里采取第一種方法——連貫式實(shí)現(xiàn)同步。所謂連貫式插入
    發(fā)表于 08-11 16:22

    FPGA設(shè)計(jì)中同步系統(tǒng)的實(shí)現(xiàn)

    本身之間彼此不同的特性實(shí)現(xiàn)同步。這里采取第一種方法——連貫式實(shí)現(xiàn)同步。所謂連貫式插入
    發(fā)表于 08-11 17:44

    labview怎么用選取電腦上excel的數(shù)據(jù)

    例如:我電腦上有一個(gè)表格表格51015300131622400252831500334149現(xiàn)在我有兩個(gè)數(shù)分別是 7和350,怎么查這個(gè)表,通過求出?求大神指導(dǎo)
    發(fā)表于 09-21 10:01

    同步通常采用的方法有逐位調(diào)整和置位調(diào)整,對比分析哪個(gè)好?

    同步通常采用的方法有逐位調(diào)整和置位調(diào)整,對比分析哪個(gè)好?采用置位調(diào)整設(shè)計(jì)
    發(fā)表于 04-14 06:34

    一種基于算法符號同步的硬件設(shè)計(jì)

    提出了一種數(shù)字接收機(jī)中符號同步的硬件設(shè)計(jì)方案。該方案屬于異步采樣恢復(fù),其濾波器的設(shè)計(jì)采用了理想
    發(fā)表于 07-05 16:33 ?17次下載

    同步,同步是什么意思

    同步,同步是什么意思 在數(shù)字通信時(shí),一般總是以一定數(shù)目的碼元組成一個(gè)個(gè)的“字”或“句”,即組成一個(gè)個(gè)的“群”進(jìn)行傳輸
    發(fā)表于 03-17 17:30 ?2.4w次閱讀

    一種改進(jìn)的線性圖像算法

    針對傳統(tǒng)的雙線性插值在對圖像進(jìn)行后會不可避免的產(chǎn)生邊緣模糊的問題,提出了一種改進(jìn)的線性插值
    發(fā)表于 08-20 12:01 ?29次下載

    基于LabVIEW的心電信號算法分析

    為了在LabVIEW平臺下更方便的處理非均勻采樣的心電信號,文中研究了心電信號的時(shí)域和頻域算法。首先采用了拉格朗日、牛頓
    發(fā)表于 03-15 17:10 ?61次下載
    基于LabVIEW的心電信號<b class='flag-5'>插</b><b class='flag-5'>值</b>算法分析

    同步ISE/Verilog/CXD301介紹

    同步方式:具有搜索、校驗(yàn)、同步三種狀態(tài):長、同步字、搜索容錯(cuò)位數(shù)、校核容錯(cuò)位數(shù)、同步容錯(cuò)位數(shù)
    的頭像 發(fā)表于 02-08 11:48 ?1378次閱讀

    同步(ISE/Verilog/CXD301)

    基帶數(shù)據(jù)生成模塊生成的原始數(shù)據(jù)(1.5625Mbps)送至開發(fā)板上擴(kuò)展口,經(jīng)短接線由第35腳送回FPGA芯片;數(shù)據(jù)生成的同步時(shí)鐘信號也經(jīng)擴(kuò)展口硬件環(huán)回至同步模塊。為便于測試環(huán)路同步
    的頭像 發(fā)表于 02-08 11:50 ?1103次閱讀

    一文簡析同步

    同步方式:具有搜索、校驗(yàn)、同步三種狀態(tài):長、同步字、搜索容錯(cuò)位數(shù)、校核容錯(cuò)位數(shù)、同步容錯(cuò)位數(shù)
    的頭像 發(fā)表于 02-10 14:00 ?825次閱讀