基于MEMS微橋結(jié)構(gòu)技術(shù)制造的微測(cè)輻射熱計(jì)器件

隨著微加工技術(shù)的發(fā)展，基于MEMS微橋結(jié)構(gòu)技術(shù)制造的微測(cè)輻射熱計(jì)器件，具備與半導(dǎo)體讀出電路單芯片集成并實(shí)現(xiàn)大規(guī)模生產(chǎn)的能力，逐漸成為非制冷紅外探測(cè)器的主流制造技術(shù)。然而業(yè)界的從業(yè)者主要是使用半導(dǎo)體工廠實(shí)現(xiàn)讀取電路的生產(chǎn)，而以專用MEMS工廠來實(shí)現(xiàn)該產(chǎn)品MEMS部分的生產(chǎn)。

由于專用MEMS生產(chǎn)線的生產(chǎn)規(guī)模小、專用設(shè)備功能單一、且無法應(yīng)用不斷發(fā)展的先進(jìn)半導(dǎo)體工藝技術(shù)，再加上其高額運(yùn)營(yíng)成本必然導(dǎo)致芯片成本居高不下且產(chǎn)能有限，是制約該產(chǎn)品市場(chǎng)進(jìn)一步拓展的關(guān)鍵因素。

圖1 典型微測(cè)輻射熱計(jì)器件結(jié)構(gòu)示意圖

據(jù)麥姆斯咨詢報(bào)道，近期，火箭軍工程大學(xué)劉剛教授研究團(tuán)隊(duì)在《紅外與激光工程》期刊上發(fā)表了以“微測(cè)輻射熱計(jì)器件工藝開發(fā)和特性評(píng)估”為主題的文章。該文章第一作者是劉偉博士，主要從事紅外成像與測(cè)量技術(shù)等方面的研究；通訊作者是劉剛教授，主要從事空間控制工程與技術(shù)等方面的研究。

為解決微測(cè)輻射熱計(jì)器件工藝開發(fā)相關(guān)的問題，該研究基于半導(dǎo)體生產(chǎn)線設(shè)備，以單芯片集成方案為目標(biāo)，開發(fā)了基于MEMS微橋結(jié)構(gòu)和非晶硅敏感材料的微測(cè)輻射熱計(jì)器件，對(duì)其關(guān)鍵結(jié)構(gòu)的物理形貌、電學(xué)等特性進(jìn)行了測(cè)試和評(píng)估，并對(duì)該產(chǎn)品量產(chǎn)技術(shù)可行性進(jìn)行了評(píng)估。

實(shí)驗(yàn)方案

該文章重點(diǎn)研究如何采用與半導(dǎo)體工藝兼容的技術(shù)方案，在標(biāo)準(zhǔn)半導(dǎo)體產(chǎn)線上開發(fā)并實(shí)現(xiàn)基于MEMS微橋結(jié)構(gòu)的微測(cè)輻射熱計(jì)器件，并驗(yàn)證其ASIC-MEMS單芯片集成方案的可行性。文中研究的關(guān)鍵技術(shù)環(huán)節(jié)包括：利用半導(dǎo)體工藝技術(shù)實(shí)現(xiàn)ASIC讀取電路的制造，并在ASIC讀取電路硅片之上，利用頂層金屬層實(shí)現(xiàn)金屬反射層、著陸金屬、PAD和硅片表面平坦化等結(jié)構(gòu)和功能；開發(fā)與半導(dǎo)體工藝兼容的MEMS工藝，實(shí)現(xiàn)基于MEMS微橋結(jié)構(gòu)的微測(cè)輻射熱計(jì)器件，并評(píng)估其工藝、結(jié)構(gòu)和器件等性能，以及ASIC-MEMS單芯片集成的可行性?；贛EMS微橋結(jié)構(gòu)的微測(cè)輻射熱計(jì)器件截面結(jié)構(gòu)示意圖見圖2。

圖2 與半導(dǎo)體工藝兼容的微輻射熱計(jì)器件截面示意圖

如圖2所示，可以看到，MEMS微橋結(jié)構(gòu)是該器件的核心結(jié)構(gòu)，其中關(guān)鍵膜層工藝實(shí)驗(yàn)方案如下：

（1）基于頂層金屬工藝開發(fā)和實(shí)現(xiàn)金屬反射層、著陸金屬和PAD層，該部分是利用改進(jìn)的半導(dǎo)體頂層金屬工藝實(shí)現(xiàn)的，其疊層材料為Ti/TiN/Al，其疊層厚度約為4500? (1?=10?1?m)左右；

（2）利用化學(xué)氣相沉積工藝技術(shù)，開發(fā)厚度為1000?左右的低溫低應(yīng)力非晶硅工藝，將其設(shè)置在微橋表面，用于形成敏感層電阻；

（3）開發(fā)低應(yīng)力薄金屬電極層工藝，在保證微橋整體應(yīng)力平衡的基礎(chǔ)上，實(shí)現(xiàn)敏感層電阻電學(xué)信號(hào)的引出；

（4）利用CVD技術(shù)開發(fā)低應(yīng)力氮化硅薄膜，將其設(shè)置在敏感層電阻上方，用于增強(qiáng)整個(gè)結(jié)構(gòu)的機(jī)械支撐；利用CVD技術(shù)開發(fā)低應(yīng)力SiO?薄膜，將其設(shè)置在敏感層電阻下方，同時(shí)設(shè)置在氮化硅上方，用于釋放時(shí)對(duì)整個(gè)微橋結(jié)構(gòu)的保護(hù)作用。

該結(jié)構(gòu)中，支撐和電連接模塊是實(shí)現(xiàn)微橋支撐和電信號(hào)引出的關(guān)鍵，該模塊位于犧牲層內(nèi)，包括支撐孔及其底部的接觸孔兩部分。綜合考慮工藝復(fù)雜性、成本和可靠性等因素，文中采用了溝槽優(yōu)先的集成方案，即先在犧牲層內(nèi)光刻刻蝕形成支撐孔，再沉積釋放保護(hù)層和敏感層，然后在支撐孔底部光刻刻蝕形成接觸孔，最后沉積金屬電極形成電連接，而不再設(shè)置金屬塞或者介質(zhì)塞結(jié)構(gòu)，可以大大降低工藝復(fù)雜度和成本。

完成微測(cè)輻射熱計(jì)器件開發(fā)后，文中對(duì)其關(guān)鍵工藝、結(jié)構(gòu)和器件的物理形貌、電學(xué)特性以及釋放后的懸空MEMS微橋結(jié)構(gòu)進(jìn)行了測(cè)試和分析，以評(píng)估其是否滿足單芯片集成產(chǎn)品的量產(chǎn)技術(shù)需求。

器件性能表征、可行性評(píng)估和驗(yàn)證

將MEMS微橋結(jié)構(gòu)直接構(gòu)建在半導(dǎo)體工藝制造的ASIC讀取電路硅片互連層次之上，能夠與ASIC讀取電路芯片共享襯底面積，具有集成度高、低成本、低寄生、高性能等優(yōu)勢(shì)。然而MEMS工藝會(huì)引入較厚的疊層薄膜和較大的硅片表面高低起伏，這將導(dǎo)致硅片翹曲、CD/overlay超標(biāo)、光刻膠殘留、寄生電阻等問題，也會(huì)影響到電學(xué)接觸等特性，同時(shí)，整個(gè)MEMS微橋結(jié)構(gòu)各工藝模塊相互關(guān)聯(lián)，并直接影響到微測(cè)輻射熱計(jì)器件特性以及懸空MEMS微橋結(jié)構(gòu)的平坦度等。

敏感層材料開發(fā)

敏感層材料是微測(cè)輻射熱計(jì)器件的核心技術(shù)。文中基于半導(dǎo)體CVD工藝技術(shù)開發(fā)了低溫低應(yīng)力非晶硅薄膜做為敏感層材料，將薄膜沉積溫度控制在380℃，以避免對(duì)前面工藝和器件產(chǎn)生影響，并將該薄膜應(yīng)力控制在?/?100MPa，以保證釋放后懸空MEMS微橋結(jié)構(gòu)的平坦度。

根據(jù)微測(cè)輻射熱計(jì)器件原理可知，敏感層電阻均勻性直接影響到非均勻性輸出等關(guān)鍵電學(xué)性能，對(duì)產(chǎn)品良率起到至關(guān)重要的作用。敏感層材料的電阻溫度系數(shù)TCR是微測(cè)輻射熱計(jì)器件的核心參數(shù)，直接影響產(chǎn)品的靈敏度等性能。低溫CVD非晶硅薄膜工藝由于溫度低反應(yīng)氣體分解不充分等原因，其顆粒往往較多，同時(shí)，非晶硅與其他薄膜的黏附性較差，很容易出現(xiàn)剝落等問題。該研究的器件性能表征結(jié)果如圖3至圖5所示。

圖3 1000?非晶硅薄膜片內(nèi)RS分布圖

圖4 1000?非晶硅薄膜TCR與溫度的關(guān)系圖

圖5 1000?非晶硅薄膜顆粒數(shù)掃描圖

硅片表面平坦化及支撐與電連接結(jié)構(gòu)開發(fā)

在ASIC完成后，硅片表面起伏較大，需要引入平坦化工藝實(shí)現(xiàn)其平坦化。該方案在ASIC完成后，通過引入頂層通孔（Top via）及對(duì)應(yīng)的化學(xué)機(jī)械拋光工藝，實(shí)現(xiàn)表面平坦化，見圖6的“Surface after Planarization”位置，然后在進(jìn)行后續(xù)MEMS工藝。

圖6 （a）MEMS微橋結(jié)構(gòu)Topview SEM照片；（b）支撐和接觸孔截面SEM照片

敏感層電阻結(jié)構(gòu)開發(fā)

敏感層電阻是微測(cè)輻射熱計(jì)器件的核心。如圖2和圖3所示，文中使用薄金屬電極層圖形定義敏感層電阻，其工藝方法是在敏感層上沉積金屬電極，然后通過光刻刻蝕形成電極層圖形?？梢钥吹?，電極層圖形化時(shí)，刻蝕工藝會(huì)直接接觸敏感層材料，如該工藝控制不好，會(huì)損傷到敏感層材料，并影響敏感層電阻均勻性。

經(jīng)對(duì)比實(shí)驗(yàn)和工藝優(yōu)化，文中最終選擇高選擇比的濕法工藝實(shí)現(xiàn)薄金屬電極的刻蝕，以降低該步工藝對(duì)敏感層材料的損傷。如圖7所示，非晶硅敏感層幾乎沒有受到任何工藝損傷，且電極層圖形邊界清晰，沒有看到濕法工藝導(dǎo)致的電極層側(cè)面腐蝕問題。圖中，由于CVD成膜工藝的保行特性，CVD生長(zhǎng)敏感層薄膜時(shí)，會(huì)在表面呈現(xiàn)出其下方犧牲層薄膜表面的起伏形貌。

圖7 微橋表面非晶硅敏感層電阻結(jié)構(gòu)的截面TEM照片

ASIC+MEMS單芯片集成可行性評(píng)估和驗(yàn)證

文中采用與半導(dǎo)體工藝兼容的技術(shù)方案，在ASIC讀取電路硅片之上構(gòu)建MEMS微橋諧振腔結(jié)構(gòu)，從而實(shí)現(xiàn)ASIC和MEMS的單芯片集成。由于MEMS工藝需要引入較厚的疊層薄膜，并形成較大的硅片表面凹凸起伏形貌，在加上讀取電路硅片自身的翹曲，這將導(dǎo)致嚴(yán)重的硅片翹曲，因此單芯片集成要解決得首要問題就是硅片的全局應(yīng)力問題。

業(yè)界一般將翹曲硅片作為圓的一段“圓弧”，并將該圓的半徑定義為曲率半徑，用來評(píng)估硅片翹曲程度。通過應(yīng)力測(cè)試設(shè)備，文中首先確認(rèn)了ASIC硅片的翹曲程度，得到其曲率半徑在?80m左右；然后對(duì)整個(gè)MEMS工藝進(jìn)行了集成優(yōu)化，包括各疊層薄膜的應(yīng)力控制和應(yīng)力平衡等，重點(diǎn)將較厚的犧牲層薄膜應(yīng)力調(diào)整低于100MPa的張應(yīng)力模式，一方面避免硅片翹曲加重，一方面避免相鄰工藝的應(yīng)力模式變化太大，導(dǎo)致的薄膜剝落問題。

經(jīng)工藝優(yōu)化后，在整個(gè)MEMS集成工藝過程中使得硅片曲率半徑絕對(duì)值始終大于80m，從而以保證ASIC+MEMS單芯片集成產(chǎn)品的性能。

敏感層電阻電學(xué)特性評(píng)估

文中開發(fā)的敏感層電阻是由電極層圖形定義的，是微測(cè)輻射熱計(jì)器件的核心組成部分，需要對(duì)其電學(xué)特性進(jìn)行綜合評(píng)估。如圖8所示，是使用HP4156 C對(duì)該器件以電壓掃描方式測(cè)試得到的I-V曲線?？梢钥吹?，其電阻值在250kΩ左右，且經(jīng)線形擬合后I-V曲線呈現(xiàn)良好的線形關(guān)系，其線形相關(guān)系數(shù)R2=1，即敏感材料層電阻結(jié)構(gòu)中，電極層金屬與非晶硅敏感層呈現(xiàn)出良好的歐姆接觸特性。

圖8 電極層定義的非晶硅熱敏電阻薄膜的I-V曲線

完成整個(gè)工藝流程后，需要對(duì)器件級(jí)敏感層電阻的TCR這一關(guān)鍵特性進(jìn)行測(cè)試，以評(píng)估其結(jié)構(gòu)和集成工藝對(duì)敏感層材料的影響，及其是否滿足量產(chǎn)產(chǎn)品的需求。如圖9所示，可以看到升降溫情況下，其TCR曲線基本重合，沒有出現(xiàn)明顯的滯回現(xiàn)象；同時(shí)，25℃下器件級(jí)敏感層電阻的TCR約為?2%左右，略低于光片無圖形薄膜材料TCR的測(cè)試值（見圖4），原因是由于梁結(jié)構(gòu)、無柱支撐結(jié)構(gòu)側(cè)壁和底部、接觸孔底部等結(jié)構(gòu)的薄金屬電極構(gòu)成的寄生電阻占總電阻比例較高，且金屬的電阻溫度系數(shù)較小導(dǎo)致。該器件電學(xué)特性與業(yè)界報(bào)道數(shù)據(jù)相當(dāng)，能夠滿足產(chǎn)品性能要求。

圖9 電極層定義的熱敏電阻薄膜的TCR曲線

釋放后懸空MEMS微橋結(jié)構(gòu)特性評(píng)估

完成微測(cè)輻射熱計(jì)器件的MEMS工藝后，使用釋放工藝去除犧牲層薄膜，從而形成懸空的MEMS微橋結(jié)構(gòu)。由于微測(cè)輻射熱計(jì)主要用于成像相關(guān)應(yīng)用，需要以上述MEMS微橋結(jié)構(gòu)的器件為單元，組成大面積陣列以實(shí)現(xiàn)成像功能，因此需要評(píng)估其微橋結(jié)構(gòu)單元和陣列的平坦度和均勻性。

MEMS微橋表面的平坦度是由其組成的各膜層應(yīng)力決定的，需要對(duì)其薄膜應(yīng)力進(jìn)行匹配設(shè)計(jì)和優(yōu)化。以應(yīng)力匹配為例，如果其中某一層薄膜具有向上（張應(yīng)力）或向下（壓應(yīng)力）的應(yīng)力模式，則需要相反應(yīng)力模式的薄膜來平衡應(yīng)力。而當(dāng)微橋上的薄膜層次較多時(shí)，整個(gè)應(yīng)力平衡的過程控制將非常困難。

為了得到平坦的微橋表面，避免復(fù)雜的多層薄膜應(yīng)力平衡，每層薄膜的應(yīng)力都要被很好地控制在較低的水平。同時(shí)，需要嚴(yán)格控制各層薄膜的膜厚均勻性，可以保證各層薄膜應(yīng)力能夠均勻地施加到硅片內(nèi)各個(gè)單元微橋表面上，避免出現(xiàn)局部應(yīng)力不均勻?qū)е碌牧悸蕮p失。

經(jīng)過工藝優(yōu)化，使用光學(xué)顯微鏡對(duì)釋放后懸空的MEMS微橋陣列進(jìn)行均勻性評(píng)估。如圖10所示，可以看到，顯微鏡光學(xué)視場(chǎng)內(nèi)MEMS微橋陣列呈現(xiàn)均勻的顏色，僅有一個(gè)位于右下角最外側(cè)的單元結(jié)構(gòu)出現(xiàn)失焦現(xiàn)象，表明文中方案開發(fā)的MEMS微橋結(jié)構(gòu)釋放后具有良好的均勻性，能夠很好地滿足該產(chǎn)品的需求。

圖10 釋放后MEMS微橋結(jié)構(gòu)微測(cè)輻射熱計(jì)器件陣列的光學(xué)形貌數(shù)據(jù)

結(jié)論

該研究采用與半導(dǎo)體工藝兼容的工藝方案，開發(fā)了基于MEMS微橋結(jié)構(gòu)的微測(cè)輻射熱計(jì)器件，其中，開發(fā)基于半導(dǎo)體CVD技術(shù)的非晶硅工藝作為關(guān)鍵敏感層材料，實(shí)現(xiàn)了與半導(dǎo)體工藝良好的兼容性；開發(fā)溝槽優(yōu)先工藝集成方案實(shí)現(xiàn)MEMS接觸模塊，而無需金屬塞或介質(zhì)塞，能夠大幅度降低成本和工藝復(fù)雜性；開發(fā)高性能敏感層電阻圖形化技術(shù)，實(shí)現(xiàn)良好的歐姆接觸特性和優(yōu)異的TCR特性；同時(shí)，通過工藝開發(fā)和結(jié)構(gòu)/工藝優(yōu)化設(shè)計(jì)，由該器件組成的懸空MEMS微橋陣列呈現(xiàn)良好的平坦度和均勻性。

經(jīng)過對(duì)該器件的模塊工藝、集成方案、結(jié)構(gòu)形貌、電學(xué)特性等進(jìn)行了的測(cè)試和評(píng)估，結(jié)果表明，文中技術(shù)方案能夠很好地滿足微測(cè)輻射熱計(jì)器件及對(duì)應(yīng)的單芯片集成非制冷紅外探測(cè)器產(chǎn)品的量產(chǎn)技術(shù)需求。

審核編輯：劉清