0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

刻蝕工藝基礎(chǔ)知識(shí)簡(jiǎn)析

FindRF ? 來(lái)源:FindRF ? 2023-02-06 15:06 ? 次閱讀

刻蝕工藝基礎(chǔ)

刻蝕速率

刻蝕速率是測(cè)量刻蝕物質(zhì)被移除的速率。由于刻蝕速率直接影響刻蝕的產(chǎn)量,因此刻蝕速率是一個(gè)重要參數(shù)。通過(guò)測(cè)量刻蝕前后的薄膜厚度,將差值除以刻蝕時(shí)間就能計(jì)算出刻蝕速率:

刻蝕速率=(刻蝕前厚度-刻蝕后厚度)/刻蝕時(shí)間

對(duì)于圖形化刻蝕,刻蝕速率可以通過(guò)掃描電子顯微鏡(SEM)直接測(cè)量出被移除的薄膜厚度。

問(wèn)題:如果熱氧化層的厚度為5000A,經(jīng)過(guò)30s等離子體刻蝕后,厚度變?yōu)?400A,求刻蝕速率。

答:刻蝕速率=(5000A-2400A)/0.5min=2600A/0.5min

=5200A/min

問(wèn)題:下圖顯示了BPSG接觸窗口的刻蝕輪廓,求刻蝕速率。

51eb2f12-a3f8-11ed-bfe3-dac502259ad0.png

答:刻蝕速率=4500A/(45/60)min=4500A/0.75min

=6000A/min。

刻蝕的均勻性

刻蝕過(guò)程重要的一點(diǎn)是要求整個(gè)晶圓必須有一個(gè)均勻的刻蝕速率,或好的晶圓內(nèi)(WithinWafer,WIW)均勻性,以及高的重復(fù)性,好的晶圓對(duì)晶圓均勻性。通常均勻性由測(cè)量刻蝕前后晶圓的特定點(diǎn)厚度,并計(jì)算這些點(diǎn)的刻蝕速率得出。若它們是x1、x2、xN,其中N表示數(shù)據(jù)點(diǎn)的總數(shù)。

問(wèn)題:利用五點(diǎn)測(cè)量法計(jì)算NUm(見(jiàn)下圖):

523a60c8-a3f8-11ed-bfe3-dac502259ad0.png

刻蝕前:3500A,3510A,3499A,3501A,3493A

刻蝕60s后:1500A,1455A,1524A,1451A,1563A

答:刻蝕速率為:2000A/min,2055A/min,1975A/min,

2055A/min和1930A/min。

平均刻蝕速率為:2003A/min

NUm=(2055-1930)/(2x2003)=3.12%

當(dāng)與代理商或客戶交易時(shí),均勻性的定義很重要,因?yàn)椴煌亩x將產(chǎn)生不同的結(jié)果。

刻蝕選擇性

圖形化刻蝕通常包含三種材料:光刻膠、被刻蝕的薄膜及襯底??涛g過(guò)程中,這三種材料都會(huì)受刻蝕劑的化學(xué)反應(yīng)或等離子體刻蝕中離子轟擊的影響。不同材料之間的刻蝕速率差就是所謂的選擇性。

選擇性是指不同材料之間的刻蝕速率比率,特別是對(duì)于要被蝕刻的材料和不被移除的材料。

比如,當(dāng)刻蝕柵電極時(shí)(見(jiàn)下圖),光刻膠作為刻蝕屏蔽層而多晶硅是被刻蝕的材料。由于等離子體刻蝕難免會(huì)刻蝕到光刻膠,所以必須有足夠高的多晶硅對(duì)光刻膠的選擇性以避免刻蝕完成前損失過(guò)多的光刻膠(PR)。多晶硅下方是厚度為15?100A的超薄柵氧化層。這個(gè)工藝過(guò)程中,多晶硅對(duì)氧化物的選擇性必須非常高,才能避免多晶硅過(guò)刻蝕中穿透柵氧化層。

刻蝕輪廓

刻蝕的最重要特征之一就是刻蝕輪廓,它將影響沉積工藝。下圖顯示了不同的刻蝕輪廓。一般利用掃描式電子顯微鏡(SEM)觀察刻蝕輪廓。

垂直輪廓是最理想的刻蝕圖形,因?yàn)樗軐R上的圖形轉(zhuǎn)移到下面的薄膜而不造成任何CD損失。許多情況下,尤其是接觸窗和金屬層間接觸窗孔刻蝕,使用非等向性且略微傾斜的輪廓較好,這樣刻蝕窗口的張角較大,使后續(xù)的鎢CVD能夠容易填充而不留空隙。

單純的化學(xué)刻蝕具有等向性輪廓,在光刻膠下產(chǎn)生底切效應(yīng)并造成CD損失。底切輪廓是由于反應(yīng)式離子刻蝕(RIE)過(guò)程中過(guò)多的蝕刻氣體分子或過(guò)多的離子散射到側(cè)壁上造成的,RIE結(jié)合了物理和化學(xué)刻蝕。輪廓底切效應(yīng)很容易造成后續(xù)的沉積過(guò)程并在填補(bǔ)空隙或空洞時(shí)產(chǎn)生間隙。

另外,“I”字形輪廓的形成是因?yàn)閵A心式薄膜的中間層使用了錯(cuò)誤的刻蝕化學(xué)試劑形成的。

524eed4a-a3f8-11ed-bfe3-dac502259ad0.png






審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4912

    瀏覽量

    127991
  • SEM
    SEM
    +關(guān)注

    關(guān)注

    0

    文章

    219

    瀏覽量

    14443
  • 電子顯微鏡
    +關(guān)注

    關(guān)注

    1

    文章

    92

    瀏覽量

    9846
  • CVD
    CVD
    +關(guān)注

    關(guān)注

    1

    文章

    72

    瀏覽量

    10737

原文標(biāo)題:半導(dǎo)體行業(yè)(一百五十三)之刻蝕工藝(二)

文章出處:【微信號(hào):FindRF,微信公眾號(hào):FindRF】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    芯片制造的刻蝕工藝科普

    在半導(dǎo)體制程工藝中,有很多不同名稱的用于移除多余材料的工藝,如“清洗”、“刻蝕”等。如果說(shuō)“清洗”工藝是把整張晶圓上多余的不純物去除掉,“刻蝕
    發(fā)表于 09-24 17:42 ?2589次閱讀
    芯片制造的<b class='flag-5'>刻蝕</b><b class='flag-5'>工藝</b>科普

    半導(dǎo)體基礎(chǔ)知識(shí)與晶體管工藝原理

    半導(dǎo)體基礎(chǔ)知識(shí)與晶體管工藝原理
    發(fā)表于 08-20 08:37

    【新加坡】知名半導(dǎo)體晶圓代工廠招聘資深刻蝕工藝工程師和刻蝕設(shè)備主管!

    新加坡知名半導(dǎo)體晶圓代工廠招聘資深刻蝕工藝工程師和刻蝕設(shè)備主管!此職位為內(nèi)部推薦,深刻蝕工藝工程師需要有LAM 8寸機(jī)臺(tái)poly
    發(fā)表于 04-29 14:23

    半導(dǎo)體光刻蝕工藝

    半導(dǎo)體光刻蝕工藝
    發(fā)表于 02-05 09:41

    PCB工程設(shè)計(jì),工藝流程基礎(chǔ)知識(shí)

    分鐘,全面系統(tǒng)講解PCB基礎(chǔ)知識(shí),工藝流程,是CAM工程師,MI工程師,報(bào)價(jià)工程師,工藝工程師,研發(fā)工程師,LAYOUT工程師,客戶服務(wù)及從事PCB行業(yè)技術(shù)職位必修課程。課程目錄:PCB工程
    發(fā)表于 07-14 23:25

    PCB線路板電鍍銅工藝簡(jiǎn)

    PCB線路板電鍍銅工藝簡(jiǎn)   一.電鍍工藝的分類:   酸性光亮銅電鍍電鍍鎳/金電鍍錫   二.工藝流程:
    發(fā)表于 11-17 14:01 ?4029次閱讀

    鼠標(biāo)HID例程(中)簡(jiǎn)

    鼠標(biāo) HID 例程簡(jiǎn) 緊接《鼠標(biāo) HID 例程簡(jiǎn)(上)》一文,繼續(xù)向大家介紹鼠 標(biāo) HID 例程的未完的內(nèi)容。
    發(fā)表于 07-26 15:18 ?0次下載

    電源管理基礎(chǔ)知識(shí)電源管理基礎(chǔ)知識(shí)電源管理基礎(chǔ)知識(shí)

    電源管理基礎(chǔ)知識(shí)電源管理基礎(chǔ)知識(shí)電源管理基礎(chǔ)知識(shí)
    發(fā)表于 09-15 14:36 ?76次下載
    電源管理<b class='flag-5'>基礎(chǔ)知識(shí)</b>電源管理<b class='flag-5'>基礎(chǔ)知識(shí)</b>電源管理<b class='flag-5'>基礎(chǔ)知識(shí)</b>

    干法刻蝕工藝介紹

    刻蝕室半導(dǎo)體IC制造中的至關(guān)重要的一道工藝,一般有干法刻蝕和濕法刻蝕兩種,干法刻蝕和濕法刻蝕一個(gè)
    發(fā)表于 06-13 14:43 ?6次下載

    5G AAU 功放控制和監(jiān)測(cè)模塊簡(jiǎn)

    5G AAU 功放控制和監(jiān)測(cè)模塊簡(jiǎn)
    發(fā)表于 10-28 12:00 ?2次下載
    5G AAU 功放控制和監(jiān)測(cè)模塊<b class='flag-5'>簡(jiǎn)</b><b class='flag-5'>析</b>

    半導(dǎo)體圖案化工藝流程之刻蝕簡(jiǎn)

    圖案化工藝包括曝光(Exposure)、顯影(Develope)、刻蝕(Etching)和離子注入等流程。
    的頭像 發(fā)表于 04-28 11:24 ?1632次閱讀
    半導(dǎo)體圖案化<b class='flag-5'>工藝</b>流程之<b class='flag-5'>刻蝕</b><b class='flag-5'>簡(jiǎn)</b><b class='flag-5'>析</b>

    干法刻蝕工藝介紹 硅的深溝槽干法刻蝕工藝方法

    第一種是間歇式刻蝕方法(BOSCH),即多次交替循環(huán)刻蝕和淀積工藝刻蝕工藝使用的是SF6氣體,淀積工藝
    的頭像 發(fā)表于 07-14 09:54 ?5937次閱讀
    干法<b class='flag-5'>刻蝕</b><b class='flag-5'>工藝</b>介紹 硅的深溝槽干法<b class='flag-5'>刻蝕</b><b class='flag-5'>工藝</b>方法

    AFE8092幀同步特性簡(jiǎn)

    AFE8092幀同步特性簡(jiǎn)
    的頭像 發(fā)表于 08-24 13:37 ?657次閱讀
    AFE8092幀同步特性<b class='flag-5'>簡(jiǎn)</b><b class='flag-5'>析</b>

    刻蝕工藝評(píng)價(jià)的工藝參數(shù)以及如何做好刻蝕工藝

    在本篇文章中,我們主要介紹刻蝕工藝評(píng)價(jià)的工藝參數(shù)以及如何做好刻蝕工藝。 一、刻蝕
    的頭像 發(fā)表于 11-15 10:15 ?399次閱讀
    <b class='flag-5'>刻蝕</b><b class='flag-5'>工藝</b>評(píng)價(jià)的<b class='flag-5'>工藝</b>參數(shù)以及如何做好<b class='flag-5'>刻蝕</b><b class='flag-5'>工藝</b>

    刻蝕工藝的參數(shù)有哪些

    本文介紹了刻蝕工藝參數(shù)有哪些。 刻蝕是芯片制造中一個(gè)至關(guān)重要的步驟,用于在硅片上形成微小的電路結(jié)構(gòu)。它通過(guò)化學(xué)或物理方法去除材料層,以達(dá)到特定的設(shè)計(jì)要求。本文將介紹幾種關(guān)鍵的刻蝕參數(shù),
    的頭像 發(fā)表于 12-05 16:03 ?464次閱讀
    <b class='flag-5'>刻蝕</b><b class='flag-5'>工藝</b>的參數(shù)有哪些