超低抖動時鐘頻率合成器的設(shè)計(jì)挑戰(zhàn)

本應(yīng)用筆記介紹了超低抖動時鐘頻率合成器的設(shè)計(jì)思路。目標(biāo)性能在2GHz時<100fs的邊沿到邊緣抖動。討論和仿真測試結(jié)果表明，目標(biāo)抖動比最初預(yù)期的更難實(shí)現(xiàn)。討論組件變量和權(quán)衡，以用于未來的開發(fā)工作。

介紹

這是高速數(shù)據(jù)轉(zhuǎn)換器低抖動時鐘源的參考設(shè)計(jì)。目標(biāo)是在高達(dá) 2GHz 的頻率下實(shí)現(xiàn)< 100fs 的邊沿到邊緣抖動。對于 1GHz 模擬輸出頻率，這會導(dǎo)致抖動 SNR 為 -20 × log（2 × π × f × tj） = -64dB。

設(shè)計(jì)要求

此時鐘設(shè)計(jì)的最大預(yù)期頻率為 2GHz。但是，有替代的VCO（壓控振蕩器）和預(yù)分頻器可以將頻率擴(kuò)展得更高，每個器件都會產(chǎn)生不同的結(jié)果。此參考設(shè)計(jì)、仿真測試和結(jié)果僅關(guān)注 2GHz 輸出頻率下的性能。

一些高速轉(zhuǎn)換器使用時鐘信號的兩個邊沿進(jìn)行內(nèi)部定時。因此，關(guān)鍵設(shè)計(jì)要求是50%的占空比。此外，目標(biāo)輸出驅(qū)動為 10dBm 至 50Ω 或 2VP-P微分。

基本合成器設(shè)計(jì)

圖1.傳統(tǒng)鎖相環(huán)。

最簡單的解決方案是傳統(tǒng)的PLL電路，如圖1所示。如上所述，50%的占空比至關(guān)重要。因此，VCO 以所需時鐘速率 （4GHz） 的兩倍運(yùn)行，并被 2 分頻提供所需的輸出頻率和占空比。分頻器會增加抖動，因此放置在PLL環(huán)路內(nèi)，以利用噪聲整形。

環(huán)路濾波器為用于基準(zhǔn)噪聲的低通和用于VCO噪聲的高通。它還決定了環(huán)路的建立時間。由于這是一個固定頻率的應(yīng)用，因此環(huán)路建立不是問題;濾波器帶寬只能針對噪聲進(jìn)行優(yōu)化。低帶寬濾波器使基準(zhǔn)噪聲更易于管理，但給VCO帶來了噪聲負(fù)擔(dān)。寬帶寬濾波器將起到相反的作用。

對現(xiàn)有VCO和參考振蕩器的研究表明，可以獲得“兩全其美”，盡管這一目標(biāo)仍然需要在兩個組件之間取得平衡。本設(shè)計(jì)需要超低噪聲VCO和基準(zhǔn)振蕩器。為了確定噪聲必須有多低，需要確定100fs抖動規(guī)格的相位噪聲要求。

相位噪聲被指定為相對于載波和相對于失調(diào)頻率（dBc/Hz）的電平。所有相位噪聲集成在一起成為相位噪聲功率，可以與基波功率進(jìn)行比較。該相位噪聲除以基頻以獲得抖動。

例如，假設(shè)一個2GHz VCO在10kHz至100kHz范圍內(nèi)具有-110dBc/Hz的SSB（單邊帶）相位噪聲。目標(biāo)帶寬為90kHz，產(chǎn)生49.5dB。因此，積分噪聲為-60.5dBc。SSB噪聲功率為：

所以RMS噪聲電壓為：

平方根內(nèi)的因數(shù)為 2 可確保包含兩個邊帶1。

抖動的計(jì)算公式為：

公式3僅給出了10kHz至100kHz失調(diào)的抖動貢獻(xiàn)。必須包括其他偏移以確定整體抖動。

還有另一種方法。我們也可以逆向工作——從抖動到相位噪聲。因此，對于 2GHz 時所需的 100fs 抖動：

SSB相對噪聲功率為：

公式5的結(jié)果等于-61dBc的總積分（SSB）噪聲功率。假設(shè)相位噪聲在 1Hz 至 10MHz 范圍內(nèi)均勻分布，則轉(zhuǎn)換為 dBc/Hz 會產(chǎn)生以下相位噪聲模板（圖 2）。

圖2.相位噪聲掩模。

毫無疑問，2GHz<100fs抖動是一種激進(jìn)的相位噪聲規(guī)格，特別是在10kHz至100kHz范圍內(nèi)。在10kHz時，所需的相位噪聲約為-114dBc/Hz，很少有分立2VCO能夠達(dá)到，當(dāng)然也沒有集成的VCO。通用微波公司（UMC）生產(chǎn)的VCO符合這種純度水平。UMX 系列的生產(chǎn)范圍為 500MHz 至 5GHz，相位噪聲規(guī)格通常超過 -112dBc/Hz（典型值）。即使是UMX VCO的最壞情況規(guī)格也符合我們的要求。

圖3.UMX-806-D16 相位噪聲，指示所需的相位噪聲模板。

圖 3 顯示了 4GHz VCO（UMX-806-D16） 和我們所需的相位噪聲模板的最差情況相位噪聲。低于20kHz時，該VCO的相位噪聲過高，但PLL環(huán)路濾波器帶寬可以設(shè)計(jì)為抑制低失調(diào)VCO噪聲。高于10kHz的相位噪聲沒有問題，假設(shè)沒有其他因素會降低它?；叵胍幌?，相位噪聲要求是針對2GHz振蕩器得出的。然而，圖3顯示了4GHz振蕩器的曲線，由于額外的2分頻用于保證50%占空比，因此需要該曲線。分頻2可將VCO相位噪聲降低6dB，因此假設(shè)分頻器本身不會降低整體相位噪聲，則整條曲線將向下移動該量。

請注意，基準(zhǔn)振蕩器會產(chǎn)生噪聲，但主要是在偏移低于環(huán)路濾波器帶寬時。圖4顯示了Crystek 80MHz晶體控制振蕩器和所需相位噪聲模板的曲線。重要的是要記住，PLL頻率增益使參考相位噪聲成倍增加。因此，對于80MHz晶體和2GHz輸出，增益為25。因此，Crystek曲線應(yīng)向上移動28dB。然而，這種調(diào)整意味著參考相位噪聲在約1kHz以下會過高。 但是，相位噪聲模板假設(shè)積分噪聲功率均勻分布在失調(diào)頻譜上。當(dāng)然，它不一定是這樣，因此超過1kHz的恒星相位噪聲加上過度的低于1kHz的噪聲仍然可以產(chǎn)生符合我們抖動規(guī)格的整體積分相位噪聲。?

圖4.參考相位噪聲。

盡管如此，圖4中的相位噪聲分析還包括Vectron的烤箱控制振蕩器（OCXO），其相位噪聲明顯較低。請注意，OCXO 有消耗過多功率的趨勢（以瓦特為單位）。

合成器原理圖

圖5所示為完整的電路原理圖，其中已經(jīng)討論了基準(zhǔn)振蕩器和VCO。PLL是一款富士通MB15E06SR，集成4mA電荷泵，最大預(yù)分頻器頻率為3GHz。PLL必須進(jìn)行編程，因此設(shè)計(jì)中包括一個帶有內(nèi)置USB接口的超簡單PIC微控制器（PIC18F2455），用于自動控制編程任務(wù)。必須為用戶界面編寫軟件，并且需要對PIC進(jìn)行編程。?

圖5.時鐘合成器的原理圖。

所選分頻器是赫梯HMC361。該赫梯分頻器將運(yùn)行到10GHz，并且具有相位噪聲，幾乎沒有降級影響。但是，分壓器的輸出擺幅僅為0.8V?P-P或在 50Ω 時約為 2dBm。設(shè)計(jì)目標(biāo)是 10dBm 輸出 （2VP-P），所以赫梯輸出不足，需要提升。安森美半導(dǎo)體和Zarlink還有其他類似的選擇，但輸出擺幅相同或更糟，噪聲也沒有明確規(guī)定。??

一個簡單的變壓器可以用來提高低速時鐘的幅度，但沒有眾所周知的>2GHz變壓器以可用的4：1比率運(yùn)行。此外，這種方法會給設(shè)計(jì)帶來尷尬的阻抗。另一種解決方案是使用有源放大器。有許多差分至差分放大器具有>10GHz帶寬，但需要進(jìn)行一些研究以確保這些組件滿足設(shè)計(jì)的噪聲要求。放大器是否可以放置在PLL環(huán)路內(nèi)也值得懷疑，因?yàn)楦皇客〝?shù)據(jù)手冊建議最大預(yù)分頻器輸入為2dBm（1VP-P).

仿真結(jié)果

ADIsimPLL（由ADI應(yīng)用無線電實(shí)驗(yàn)室編寫）用于分析建議的電路。包括許多UMC VCO的型號。圖6顯示了使用UMC 4GHz VCO和Crystek振蕩器的PLL的相位噪聲圖。在高達(dá)2kHz時，基準(zhǔn)振蕩器主導(dǎo)相位噪聲。超過2kHz，檢波器相位噪聲接管;在大約70kHz時，VCO噪聲占主導(dǎo)地位。

圖6包括圖2中的目標(biāo)噪聲模板（粗黑線）。顯然，總噪聲超過模板高達(dá)50kHz，導(dǎo)致約200fs的抖動。這種特殊模擬器的一個問題是如何處理檢波器相位噪聲。它應(yīng)等于VCO/PFD頻率增益的芯片的指定本底噪聲（-219dBc/Hz），對于此仿真，該頻率應(yīng)為4000MHz/25MHz，或44dB。但偏移是118dB。這也需要更多的調(diào)查。但即使從抖動中去除了PFD（鑒頻鑒相器）噪聲，結(jié)果仍然是糟糕的167fs。

圖6.使用VCO的仿真測試結(jié)果：相位噪聲為4GHz。

去除PFD噪聲后，濾波器設(shè)置為接近10kHz時VCO噪聲峰值的最佳值。剩下的主要問題是基準(zhǔn)噪聲，不幸的是，超過40kHz的優(yōu)于掩模的性能不足以抵消這種噪聲。因此，仍然有可能必須使用另一個振蕩器（可能是OCXO）來滿足相位噪聲要求。

此設(shè)計(jì)的印刷電路板 （PCB） 將包括用于三個或四個不同 XO 封裝的焊盤。圖 7 顯示了使用 Vectron OCXO 的仿真結(jié)果。即使包括PFD噪聲，產(chǎn)生的抖動也約為86.5fs。該抖動值為尚未考慮的分壓器相位噪聲（幾乎不會產(chǎn)生影響）和可能需要的放大器級提供了一些裕量。

圖7.Vectron OSCO的仿真結(jié)果;相位噪聲為4GHz。

結(jié)論

事實(shí)證明，2GHz的100fs抖動目標(biāo)比最初預(yù)期的更難實(shí)現(xiàn)。數(shù)據(jù)表明，可以使用相當(dāng)標(biāo)準(zhǔn)的PLL電路來實(shí)現(xiàn)。關(guān)鍵設(shè)計(jì)元件是VCO和基準(zhǔn)振蕩器。事實(shí)證明，UMX 的 VCO 具有一流的相位噪聲性能。剩下的兩個障礙是：（1）選擇噪聲足夠低的參考振蕩器;（2）選擇合適的增益放大器。幸運(yùn)的是，這些組件的來源很多，因此一個好的策略是計(jì)劃初始布局以包括幾個不同的流行足跡。增益放大器更難;進(jìn)一步的分析將確定它是否可以放置在環(huán)路內(nèi)以及它將產(chǎn)生什么噪聲影響。

審核編輯：郭婷