基準電壓調(diào)節(jié)技術(shù)可提高ADC精度以降低成本

在本設計筆記中，電路使用10位ADC、分壓器和外部基準，將ADC的虛擬精度提高到13位。本文介紹了一種將10位ADC范圍擴展到13位的電壓調(diào)節(jié)技術(shù)。具有MAX159 10位ADC、MAX5420分壓器和MAX6141電壓基準。

為了提供靈活性，數(shù)據(jù)采集板必須能夠適應各種輸入電壓范圍。處理低振幅信號通常需要增加分辨率位數(shù)，從而增加成本。

本應用筆記介紹了一種簡單電路，該電路使用低成本10位ADC，但將虛擬精度提高到13位。

圖1.

ADC 的 1 LSB（最低有效位）為 FSR/2n，其中 n 是位數(shù)。FSR（滿量程范圍）取決于基準電壓的幅度。MAX159（低功耗、108ksps串行ADC，采用μMAX-8封裝）的外部基準的輸入電壓范圍為0至V?DD+ 50mV.這種大輸入范圍允許使用縮放技術(shù)適應不同的輸入范圍。

低成本3引腳電壓基準的輸出采用數(shù)字可編程分壓器（MAX5420）進行調(diào)節(jié)。該器件提供 1、2、4、8 四種精密分頻比。根據(jù)等級（A，B，C），比率精度范圍從0.025%到0.5%。使用數(shù)字輸入D1、D0選擇比率，如下所示：

基準電壓MAX6141提供4.096V輸出電壓。分壓比為1時，1 LSB的尺寸為4.096/1024 = 4mV。此大小根據(jù)下表而變化：

有效分辨率保持在 10 位。但與4.096V FSR系統(tǒng)相比，虛擬精度有所提高。1 LSB的尺寸仍然大于典型轉(zhuǎn)換器本底噪聲（300μV），分壓比也為8。這確保了ADC性能不受LSB尺寸減小的限制。

審核編輯：郭婷