Altium Designer軟件如何設(shè)置等長誤差
在DDR的設(shè)計中,需要對數(shù)據(jù)線及地址線進行分組及等長來滿足時序匹配,通常DDR的數(shù)據(jù)線之間的長度誤差需要保證在50mil以內(nèi),地址線的長度誤差需要保證在100mil以內(nèi)。
執(zhí)行菜單命令【設(shè)計】-【規(guī)則】或者使用快捷鍵DR打開規(guī)則約束器,在“High Speed-Matched Lengths”右鍵創(chuàng)建一個新的規(guī)則,然后在新規(guī)則輸入所要等長組的名稱,如圖1所示,是數(shù)據(jù)線D0-D7一組的數(shù)據(jù)線進行等長,在“Where The Object Matches”中選擇已經(jīng)在Class中創(chuàng)建好的數(shù)據(jù)組D0-D7,且設(shè)置長度公差為50mil,點擊“應(yīng)用”即等長誤差設(shè)置完成。
審核編輯:劉清
-
DDR
+關(guān)注
關(guān)注
11文章
712瀏覽量
65344
原文標題:Altium Designer軟件如何設(shè)置等長誤差
文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論