模擬IC無源器件特性

晶圓的層次結(jié)構(gòu)如下圖所示：硅基板P型襯底為摻雜硼原子的Si，N阱(n-well)為摻雜磷原子的Si；其上面為隔離作用的場(chǎng)氧層是SiO2，場(chǎng)氧層上面由多晶硅做的Poly電阻，其通過接觸孔(contact)連接至上面絕緣層(SiO2)中的metal1；如果想需要將不同層的metal(金屬層)連接，可以通過過孔（via）連接。下面總共有6層金屬層(metal 1到metal6), 它們之間用絕緣層隔離。

N阱(n-well)電阻

1.利用n型半導(dǎo)體內(nèi)阻來制作電阻R；N-well與上層metal1通過contact、過孔連接，contact為摻雜溶度較高n型半導(dǎo)體（n+），電阻率低。

2. N-well與p型襯底形成一個(gè)寄生二極管D，因此p型襯底就近接地就近接地， 形成保護(hù)環(huán)來使該二極管反偏，避免襯底的反向注入電流來影響n-well電阻值，和隔離噪聲（被接地旁路）。

3. N-well與p型襯底間的耗盡層會(huì)形成一個(gè)寄生電容，并且由于接觸面積大，該容值也大；因此N-well高頻特性差，電阻值下降較多。

4. 此外，當(dāng)電阻兩端電壓變化時(shí)，耗盡層的寬度會(huì)發(fā)生變化，電阻阻值變化也大， 大概在8000ppm(百萬(wàn)分之一), 0.8%。

5.方塊電阻值大，可達(dá)1~2kohm/sheet，但阻值變化范圍也大，可至30%，所以一般使用使用較少，一般用在大電阻不關(guān)心它阻值。CMOS工藝中層間厚度h是基本不變的，在電阻率ρ不變時(shí)，那單位正方體（長(zhǎng)與寬相等）的電阻值就確定了。

多晶硅（poly）電阻分為摻雜磷原子的P-poly和摻雜硼原子的B-poly; 制作在場(chǎng)氧層FOX之上，通過金屬孔與上層金屬連接。由于與襯底間相隔較厚的FOX，寄生電容小，阻值受電壓變化影響小，電阻值相對(duì)于n-well電阻變化?。坏嗑Ч桦娮杪市?，其方塊電阻值小，5ohm/sheet。有時(shí)在poly電阻下也會(huì)做一個(gè)n-well，用來隔離噪聲，噪聲會(huì)通過n-well、其金屬走線和VDD，GND（保護(hù)環(huán)）流走，而不影響poly電阻值。

電阻阻值會(huì)隨P(工藝process)、V(電壓voltage)、T(溫度temperature)變化，在設(shè)計(jì)時(shí)，必須要考慮這些變化；工藝不同：不同廠家做出來的電阻不同，同一塊芯片中不同位置的阻值不一樣。poly電阻一般隨溫度成線性穩(wěn)定變化，n-well受溫度影響變化很大。

MIM電容：相對(duì)精度高（鄰近的兩個(gè)電容差）<0.1%, 密度1fF/um2，（1fF=10-15F）,由兩層金屬層(電容極板)加介質(zhì)層構(gòu)成，通常由最上兩層來做電容。如果做在靠近襯底，那么金屬層會(huì)與襯底形成大的寄生電容, 進(jìn)而影響電容容值。

隨著工藝的縮小，電容的密度不變，也就是說電容占的相對(duì)面積變大。

MOM電容：利用兩根金屬導(dǎo)線間與絕緣層的電容，不需要介質(zhì)層，成本低；但精度沒有MIM電容高最小也就0.1%，密度高2fF//um2（65nm工藝）。但隨著工藝的縮小，兩金屬線的距離越來越近，電容密度會(huì)繼續(xù)增大。

用的比較少的電感一般用最上層金屬層（比較厚）來做，來減少寄生電阻小，一圈圓形盤狀的金屬線。

審核編輯：湯梓紅