可編程邏輯電路設(shè)計(jì)之時(shí)序與功耗分析工具

1.時(shí)序分析工具

時(shí)序分析工具用來(lái)檢查同步電路設(shè)計(jì)是否滿足給定的時(shí)序約束（包括建立時(shí)間Setup約束、保持時(shí)間Hold約束等），分為靜態(tài)時(shí)序分析（Static Timing Analysis, DTA）兩種方法。

靜態(tài)時(shí)序分析是一種針對(duì)大規(guī)模門級(jí)電路進(jìn)行時(shí)序驗(yàn)證的有效方法。它不需要測(cè)試向量，根據(jù)單元庫(kù)中的時(shí)序模型和電路網(wǎng)表的拓?fù)浣Y(jié)構(gòu)，利用統(tǒng)計(jì)線網(wǎng)負(fù)載模型或SDF（Standard Delay Format,標(biāo)準(zhǔn)延時(shí)格式）文件中的電阻電容反標(biāo)值計(jì)算時(shí)序路徑延遲，檢查每一個(gè)觸發(fā)器的建立和保持時(shí)間是否滿足設(shè)計(jì)要求。它的優(yōu)點(diǎn)是覆蓋率高，速度快；缺點(diǎn)是不能分析異步邏輯電路和模擬電路。

靜態(tài)時(shí)序分析用工藝角（Corner）來(lái)反映不同的工藝/電壓/溫度等環(huán)境下電路的工作條件。工藝角下的單元庫(kù)中定義了單元的時(shí)序模型（包括時(shí)序延遲值和時(shí)序約束值）。理論上時(shí)序收斂要保證芯片在各個(gè)工作場(chǎng)景（Scenario）下都沒(méi)有時(shí)序違例，而實(shí)際操作中會(huì)選取某一個(gè)或幾個(gè)特殊的工藝角去檢查。

（1）單一模式：采用同一個(gè)工藝角條件，分析整個(gè)電路中時(shí)序路徑的建立時(shí)間和保持時(shí)間。

（2）BC- WC（Best-Case/Worst-Case）模式：用最好條件分析時(shí)序路徑的保持時(shí)間，用最差條件分析時(shí)序路徑的建立時(shí)間。BC- WC模式的時(shí)序檢查如圖5-119所示。

（3）OCV（On-Chip Variation）模式：利用放大及縮小倍數(shù)，分析建立時(shí)間時(shí)，令數(shù)據(jù)路徑傳輸慢一些，時(shí)鐘路徑傳輸快一些；分析保持時(shí)間時(shí)，令數(shù)據(jù)路徑傳輸快一些，時(shí)鐘路徑傳輸慢一些。OCV模式的時(shí)序檢查如圖5-120所示。

在28nm及更先進(jìn)工藝條件下，新出現(xiàn)的AOCV(Advanced OCV)方法對(duì)OCV進(jìn)行了擴(kuò)展和延伸。它消除了OCV的不利因素，根據(jù)時(shí)序路徑的不同邏輯層次深度和物理距離，查表得到每個(gè)單元具體的時(shí)延值。

為了應(yīng)對(duì)芯片內(nèi)部及芯片之間出現(xiàn)的系統(tǒng)性和隨機(jī)性變化，時(shí)序分析工具又引入了統(tǒng)計(jì)靜態(tài)時(shí)序分析（Statistical Static Timing Analysis,SSTA）方法。該方法利用概率分布函數(shù)，計(jì)算每個(gè)節(jié)點(diǎn)上每個(gè)信號(hào)的到達(dá)時(shí)間以減少不必要的時(shí)序過(guò)度修正。SSTA方法的難點(diǎn)在于概率函數(shù)難以計(jì)算，而且龐大的統(tǒng)計(jì)數(shù)據(jù)也造成了內(nèi)存需求量增大，運(yùn)行時(shí)間增長(zhǎng)。

在16nm工藝條件以下的SoC設(shè)計(jì)以及物聯(lián)網(wǎng)（IoT）超低電壓設(shè)計(jì)中，以工藝角時(shí)延為基礎(chǔ)的STA計(jì)算已經(jīng)不再準(zhǔn)確，而需要采用基于晶體管級(jí)仿真的動(dòng)態(tài)時(shí)序分析方法。該方法采用并行化處理和特殊加速技術(shù)，針對(duì)關(guān)鍵時(shí)序路徑進(jìn)行高精度快速仿真，以獲得時(shí)序路徑準(zhǔn)確的時(shí)序信息，幫助時(shí)序收斂。

2.功耗分析工具

功耗分析工具用于對(duì)電路中的溫度、翻轉(zhuǎn)頻率、負(fù)載、電流、電壓、功耗等進(jìn)行統(tǒng)計(jì)報(bào)告，分析IR壓降（IR-Drop）和電遷移（Electro Migration,EM）等現(xiàn)象引起的電路功耗完整性問(wèn)題，其主要功能包括如下。

（1）信號(hào)完整性分析：檢查APL/LIB/LEF等庫(kù)單元數(shù)據(jù)，以及DEF/SPEF/IPF/STA/VCD等設(shè)計(jì)數(shù)據(jù)是否正確且完整。

（2）設(shè)計(jì)弱點(diǎn)分析：檢查電源地網(wǎng)絡(luò)的電阻、電容、峰值電流等設(shè)計(jì)指標(biāo)是否與預(yù)期值相符（可能由于Pad分布不合理、電源地線布線不優(yōu)化、頻率過(guò)高等導(dǎo)致偏差）。

（3）熱點(diǎn)（Hot Spot）分析：檢查電路中的靜態(tài)電阻電流、動(dòng)態(tài)壓降、功耗、電遷移等相關(guān)項(xiàng)是否滿足簽核標(biāo)準(zhǔn)，如有違反則定位問(wèn)題所在區(qū)域并追溯其原因。

審核編輯 ：李倩